Vitesse公司
半导体公司
多千兆互连芯片
多千兆互连芯片
初步数据表
VSC7216-01
VSC7216
当使用时， TBCn输入必须锁频至REFCLK 。假设没有相位关系。一
小偏移缓冲器提供容忍TBCn和REFCLK之间的相位漂移。该缓冲区由recentered
所述RESETN输入，并recentering后的总相位漂移必须被限制到± 180
°
（其中360
°
一个
字符时间） 。每个通道都有一个错误输出， TBERRn ，该被断言为高电平，指示相
TBCn和REFCLK之间漂移已积累到该偏移缓冲器的弹性极限一直点
超出和发射数据字符已被丢弃或者或复制。也不会发生此错误时
输入定时是参照REFCLK 。该TBERRn输出定时是相同的低速接收器
输出作为选择RMODE （1 ：0）在表6中。
图2至图4示出的数据和控制输入和所选择的输入之间的可能关系
定时源。图2示出了如何REFCLK被用作输入时序参考。这种操作模式是
在VSC7211和VSC7214使用。图3和图4示出了如何TBCn被用作输入定时
参考。当TBCn用于定义一个数据眼，如图4 ，它用作一个附加的数据输入
简单地切换每一个周期。
注意， REFCLK和TBCn输入不直接用于时钟的输入数据。相反，内部
锁相环（PLL ）产生的边缘与相应的时钟对准。上的上升沿中的箭头
这些信号定义为内部相位检测逻辑的参考边缘。一个内部时钟，在生成
十分之一被锁定在所选择的输入的定时源的串行发送数据速率。这是一个特别
当DUAL是高电平和输入时序参考REFCLK ，因为下降沿并不重要的问题
使用。内部时钟有效边沿放置暗合了REFCLK上升沿和的中间
的REFCLK上升沿在这种模式下。
当TBCn用于定义一个数据眼， TBCn的唯一的上升沿被用于存在类似的情况
定义外部数据定时。内部时钟活性边缘被放置在90
°
和270
°
间点
连续TBCn上升沿（其被假定为360
°
分开） 。
图2 ：发送时序，
TMODE （2 ：0）
= 000
REFCLK
（ DUAL = 0 ）
REFCLK
（ DUAL = 1 ）
TN （ 7 ： 0 ）
C / DN
WSENn
有效
有效
有效
图3 ：发送时序，
TMODE （2 ：0）
= 10X
TBCA
or
TBCn
TN （ 7 ： 0 ）
C / DN
WSENn
有效
有效
有效
第4页
©
Vitesse公司
半导体公司
• 741卡莱•普莱诺卡马里奥， CA 93012
联系电话： （ 800 ） VITESSE •传真： （ 805 ） 987-5896 •电子邮件： prodinfo@vitesse.com
互联网： www.vitesse.com
G52352-0 ，版本3.2
05/05/01
VITESSE [ VITESSE SEMICONDUCTOR CORPORATION ]
