Vitesse公司
半导体公司
初步数据表
VSC7216-01
多千兆互连芯片
10B / 8B解码器
来自解串器的10位字符中的10B / 8B解码器，其输出的8B数据字节被译码
和状态信息的三个位。如果在10位字符不匹配任何有效的值，超出的带误差
产生这是接收状态总线上输出。同样，如果该字符的运行不均等不
不匹配的期望值，产生差距的错误。该解码器还报道，当K字符是
接到，并区别于其他K-字符K28.5 （ IDLE ）字符。此状态信息是
结合LOS状态机的状态和FIFO错误状态，以产生优先化每个字符的链接
状态输出信息（见表8）。
弹性缓冲器和通道去歪斜
弹性缓冲器包括在每四个接收通道。解码后的数据和状态信息是
写入这些缓冲区上的每个信道的恢复时钟，和被读出所选择的输出时钟。在
除了允许译码的数据，以方便地从一个信道的恢复时钟域交叉到它的输出时钟
域，该弹性缓冲器便于呈现给信道对准（多字节字的重构
发送设备） ，以及它们促进经由空闲字符插入/缺失速率匹配时的
信道的恢复时钟不锁频到其输出时钟。
有三个条件下与一个接收信道的弹性缓冲器recentered ：所述RESETN输入
当认定时， recenters在各弹性缓冲器的读/写指针;每当一个“逗号”字
接收到用于改变接收字符的帧边界，该弹性缓冲器recentered ;最后，
每当接收器检测到Word中同步序列的同步点它也recentered 。所有
这三个事件都与芯片的初始化或链接相关的初始化，并在不会发生
正常的数据传输。需要注意的是recentering解码的字符数据可导致丢失或重复和
状态信息。
当条件改变发送定时（例如，在TBC的相移），或移相/对齐成
接收器时，用户应在初始一句话同步事件recenter所有的弹性缓冲。否则，数据损坏
可能发生。
在VSC7216-01礼物恢复Rn上的数据（ 7 ： 0 ）和IDLEN ， KCHn和ERRn状态。这些
输出定时或者每通道自身的恢复时钟（ RCLKn / RCLKNn ） ，频道A的恢复
时钟（ RCLKA / RCLKNA ），或REFCLK 。输出定时参考被选中RMODE （1:0 ）（参见表
6）。变送器的输入偏移缓冲区错误输出TBERRn和模拟信号检测输出PSDETn和
RSDETn也被同步到所选择的输出的定时参考。有两种选择REFCLK-
基于定时，在数据有效窗口的与所述输出信号相关联的定位而不同定时
到REFCLK ：当RMODE （1： 0）= 00 REFCLK大致居中于输出数据有效窗口中
该VSC7214和当RMODE （1： 0）= 01 REFCLK稍微领先的数据有效窗口，使得输出数据
似乎有一个更典型的“时钟至Q”定时REFCLK关系。
表6 ：接收接口输出时序模式
RMODE （1： 0）
00
01
10
11
输出时序参考
REFCLK （居中）
REFCLK （领先）
RCLKA / RCLKNA
RCLKn / RCLKNn
G52352-0 ，版本3.2
05/05/01
©
Vitesse公司
半导体公司
• 741卡莱•普莱诺卡马里奥， CA 93012
联系电话： （ 800 ） VITESSE •传真： （ 805 ） 987-5896 •电子邮件： prodinfo@vitesse.com
互联网： www.vitesse.com
第9页
VITESSE [ VITESSE SEMICONDUCTOR CORPORATION ]
