Vitesse公司
半导体公司
500 Mb / s的视频
移位寄存器IC
表3 ： DEMUX模式DIN到SB交叉参考
S<2 ： 0>
000
001
010
011
100
101
110
111
初步数据表
VSC6424
DIN9
36-39
35-39
32-29
30-39
20-39
0-31
0-39
系数
10 1:4
8 1:5
5 1:8
4 1:10
2 1:16
2 1:20
1 1:32
1 1:40
DIN8
32-35
30-34
DIN7
28-31
25-29
24-31
20-29
16-32
DIN6
24-27
DIN5
20-23
20-24
16-23
DIN4
16-19
14-19
10-19
DIN3
12-15
10-14
8-15
0-15
DIN2
8-11
DIN1
4-7
5-9
0-7
0-9
DIN0
0-3
0-4
0-19
初始化
该VSC6424要求SYNC / SLDN输入为低电平至少一个时钟周期上电后，再
可在时钟周期设置为高，至少要初始化设备。这是一边缘敏感函数。在内部时序
荷兰国际集团模式，这是为了启动内部时钟分频器，并设置移位寄存器和低速输出时钟中
运动。附加的边缘，而在内部定时模式用于同步输出时钟的描述
下文。一旦这项工作已经完成了设备的需要（ 2n）的周期来稳定。在此期间，缓慢总线（SB）
应该被设置为零。所述第一数据，然后从缓慢总线（SB）锁存在第（2n ）个周期的结束。该
装置现在被设置为运行，将锁存的数据从所述缓总线（SB）每隔（n）的周期。参见表5 ，以确定（n）的
对于一个选定的模量。
在多路复用模式与内部时刻的VSC6424芯片也可以通过提供一个缓慢的速度进行初始化
时钟的同步输入。这种缓慢的速度时钟必须与高速时钟的同步，并基于
模量为MUX设置为。例如，如果VSC6424被设置为4： 1模式和高速时钟设定
到500MHz则SYNC输入必须是125MHz的。在上电初始化仍将采取（ 2n）的周期
高速时钟。这允许当低速数据被锁存系统支配并且其中SHIFT-
ING开始。
在外部定时模式SLDN / SYNC信号供应一旦数据设置移位寄存器中的运动
被锁在低速总线。
第4页
©
Vitesse公司
半导体公司
741卡莱普莱诺，卡马里奥，CA 93012 • 805 / 388-3700 •传真： 805 / 987-5896
G52236-0 ，版本3.0
7/13/99
VITESSE [ VITESSE SEMICONDUCTOR CORPORATION ]
