Vitesse公司
半导体公司
500 Mb / s的视频
移位寄存器IC
初步数据表
VSC6424
功能说明
该VSC6424是一个40位的用户可配置的移位寄存器的设计，提供通用串行化
或反序列化的高速设计。该VSC6424同时提供多路复用器（MUX ）和信号分离器
器（DEMUX ）操作在单一封装中。随着内部产生定时信号或让他们的能力
外部提供的VSC6424保持最高的设计灵活性。
低速信号（并行数据，配置外部定时）使用TTL接口和高速
信号（串行数据，高速时钟）使用ECL接口。两个电源使用， 3.3伏和-2
伏，耗散最多2.7瓦。一个-1.32V外部参考电压是必要的ECL间
脸上。该器件封装在14mm的X 20毫米128引脚塑料四方扁平封装，带有裸散热器。
移位寄存器模式/模选择
移位寄存器可以设置工作作为多路复用器或解复用器。 MODE引脚控制
操作方向（ MUX或DEMUX ） 。在选择引脚S<0 ： 2>放8的配置移位寄存器在一个
在表1所示的系统蒸发散
表1 ：操作模
S2
0
0
0
0
1
1
1
1
S1
0
0
1
1
0
0
1
1
S0
0
1
0
1
0
1
0
1
多路复用器
模式= 0
8 4:1
8 5:1
5 8:1
4 10:1
2 16:1
2 20:1
1 32:1
1 40:1
多路解复用器
模式= 1
10 1:4
8 1:5
5 1:8
4 1:10
2 1:16
2 1:20
1 1:32
1 1:40
内部时序
该VSC6424可以设置为使用内部或外部的定时源。该VSC6424包含
提供根据所选的偏移的弹性模量负载和输出率内部定时发生器
注册。定时信号发生器发生的外部高速差分时钟（CLK） 。必须内部时序模式
可用于上述的250MHz的设计。
内部定时发生器还提供了两个低速时钟输出， CLKT （TTL）和CLKE发光（ECL ） 。
低速时钟被带出，这样其他的IC可以使用该锁存低速数据，而在多路分解器
模式。低速时钟输出可以是相同的内部时钟，或1/2通过设置内部频率
婷DIVC高。这些输出也可以错开45度的增量，用
相选择
引脚
SP<0 ： 2> ，允许补偿电路板上走线延迟。相位旋转是不划分可用的由5或
10模式划分。
内部高速时钟，也带出了一个差分ECL输出（ CLKOUT ） 。该输出
提供用于计时的高速数据到下一个集成电路中。
第2页
©
Vitesse公司
半导体公司
741卡莱普莱诺，卡马里奥，CA 93012 • 805 / 388-3700 •传真： 805 / 987-5896
G52236-0 ，版本3.0
7/13/99
VITESSE [ VITESSE SEMICONDUCTOR CORPORATION ]
