SNAS534B - 1999年5月 - 修订2013年3月
DAC0830系列应用提示
这些DAC的是业界第一个微处理器兼容，双缓冲8位乘法D到A
转换器。双缓冲可以从一个数字控制点最大的应用灵活性。该20-
引脚器件也引脚对引脚兼容的（有一个例外）与DAC1230 ，一个12位微DAC 。在
事件系统的模拟输出的分辨率和精度，必须进行升级，替换DAC1230可
很容易地完成。通过把地址位A
0
到ILE销，两个字节的
μP
写指令（双精度）
它会自动递增地址的第二个字节写入（以A开头
0
= “1”）都可以使用。这
允许使用一个8位或12位的部分，以与任何硬件或软件的改变来使用。对于最简单的8位
应用程序时，此引脚应连接到V
CC
（另见其他用途
模拟信号控制的多功能性是由一个精密R-2R梯形网络，让全四象限提供
乘以所施加的数字字广泛双极参考电压。
DIGITAL注意事项
最独特的，这些DAC的特点是， 8位数字输入字节是双缓冲。这意味着
的数据必须传送通过两个独立控制的8位锁存寄存器被施加到R-前
2R梯形网络来改变模拟输出。增加了一个第二寄存器允许两个有用的控制
功能。首先，在系统中的任何DAC可同时容纳电流DAC数据存储在一个寄存器（ DAC寄存器）
并在第二寄存器中的下一个数据字（输入寄存器） ，以允许将DAC输出的上快速更新
的需求。其次，也许更重要的是，双缓冲允许在一个系统中任意数量的DAC的要
通过共同的选通信号同步更新到它们的新的模拟输出电平。
寄存器的控制信号的时序要求和逻辑电平惯例被设计为
尽量减少或当应用到最流行的微处理器和消除发展的外部接口逻辑
系统。人们很容易认为这些转换器， 8位，提供了一个模拟“只写”记忆位置
输出量。所有输入到这些DAC的满足TTL电平的规格，也可以直接驱动高
在非基于微处理器的系统电压的CMOS逻辑电路。为了防止损坏芯片免受静电放电
所有未使用的数字输入应连接到V
CC
或地面。如果有任何的数字输入无意中悬空，
DAC的解释该销为逻辑“1”。
双缓冲操作
更新在一个双缓冲方式的这些DAC的模拟输出基本上是两步或双写
操作。在微处理器系统中的两个独特的系统地址必须被解码，一个用于输入锁存
通过CS引脚和第二的是由XFER线控制的DAC锁存器控制。如果超过一个
DAC被驱动，
CS线的各DAC通常被单独解码的，但所有的
转换器能共享一个公共XFER地址，以允许任何数量的DAC的同时更新。该
用于此操作的定时图所示，
要注意，重要的是将模拟输出同时转印之后，将改变的是那些从
DAC的，其输入寄存器之前已经向XFER命令修改。
版权所有© 1999年至2013年，德州仪器
9
产品文件夹链接：
TI [ TEXAS INSTRUMENTS ]
