TMS320F28027, TMS320F28027-Q1, TMS320F28027F, TMS320F28027F-Q1, TMS320F28026
TMS320F28026-Q1, TMS320F28026F, TMS320F28026F-Q1, TMS320F28023
TMS320F28023-Q1, TMS320F28022, TMS320F28021, TMS320F28020, TMS320F280200
ZHCSA13P –NOVEMBER 2008 –REVISED FEBRUARY 2021
www.ti.com.cn
(C)
(F)
(A)
(B)
(D)(E)
(G)
Device
Status
STANDBY
STANDBY
Normal Execution
Flushing Pipeline
Wake-up
Signal(H)
t
w(WAKE-INT)
t
d(WAKE-STBY)
X1/X2 or
XCLKIN
XCLKOUT
t
d(IDLE−XCOL)
A. 执行IDLE 指令将器件置于待机模式。
B. PLL 块响应待机信号。SYSCLKOUT 在关闭之前保持以下所示数量的周期：
• 当DIVSEL=00 或01 时，16 个周期
• 当DIVSEL=10 时，32 个周期
• 当DIVSEL=11 时，64 个周期
此延迟使得CPU 流水线和其他待定操作适当清除。
C. 外设的时钟关闭。然而，PLL 和看门狗未关闭。此器件现在处于待机模式。
D. 外部唤醒信号驱动为有效。
E. 为唤醒器件而馈送给GPIO 引脚的唤醒信号必须符合最小脉冲宽度要求。此外，此信号不能有毛刺。如果噪声信号馈送到GPIO 引脚，器
件的唤醒行为将是不确定的并且在随后的唤醒脉冲中器件可能不会退出低功耗模式。
F. 在延迟周期后，退出待机模式。
G. 正常执行重新开始。器件将响应中断（如果启用）。
H. 自执行将器件置于低功耗模式(LPM) 的IDLE 指令开始，至少经历4 个OSCCLK 周期后才启动唤醒。
图9-46. 待机进入和退出时序图
9.9.10.1.4.5 HALT Mode Timing Requirements
MIN
toscst + 2tc(OSCCLK)
toscst + 8tc(OSCCLK)
MAX
UNIT
cycles
cycles
tw(WAKE-GPIO)
tw(WAKE-XRS)
Pulse duration, GPIO wake-up signal
Pulse duration, XRS wake-up signal
9.9.10.1.4.6 停机模式开关特性
在推荐的运行条件下（除非另有说明）
参数
最小值
最大值
45tc(SCO)
1
单位
td(IDLE-XCOL)
tp
32tc(SCO)
延迟时间，IDLE 指令执行到XCLKOUT 低电平的时间
PLL 锁存时间
周期
ms
延迟时间，PLL 锁存到程序执行重新开始的时间
• 从闪存唤醒
1125tc(SCO)
周期
周期
td(WAKE-HALT)
– 睡眠状态中的闪存模块
• 从SARAM 中唤醒
35tc(SCO)
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
117
Product Folder Links: TMS320F28027 TMS320F28027-Q1 TMS320F28027F TMS320F28027F-Q1
TMS320F28026 TMS320F28026-Q1 TMS320F28026F TMS320F28026F-Q1 TMS320F28023 TMS320F28023-
Q1 TMS320F28022 TMS320F28021 TMS320F28020 TMS320F280200
TI [ TEXAS INSTRUMENTS ]
