TMS320C6678
Multicore Fixed and Floating-Point Digital Signal Processor
SPRS691D—April 2013
www.ti.com
Allowed connections on TeraNet 2A and TeraNet 3A are summarized in the table below.
Intersecting cells may contain one of the following:
•
•
•
Y — There is a direct connection between this master and that slave.
- — There is NO connection between this master and that slave.
n — A numeric value indicates that the path between this master and that slave goes through bridge n.
Table 4-1
Switch Fabric Connection Matrix Section 1
Slaves
Masters
HyperLink_Master
EDMA3CC0_TC0_RD
EDMA3CC0_TC0_WR
EDMA3CC0_TC1_RD
EDMA3CC0_TC1_WR
EDMA3CC1_TC0_RD
EDMA3CC1_TC0_WR
EDMA3CC1_TC1_RD
EDMA3CC1_TC1_WR
EDMA3CC1_TC2_RD
EDMA3CC1_TC2_WR
EDMA3CC1_TC3_RD
EDMA3CC1_TC3_WR
EDMA3CC2_TC0_RD
EDMA3CC2_TC0_WR
EDMA3CC2_TC1_RD
EDMA3CC2_TC1_WR
EDMA3CC2_TC2_RD
EDMA3CC2_TC2_WR
EDMA3CC2_TC3_RD
EDMA3CC2_TC3_WR
SRIO packet DMA
SRIO_Master
-
Y
Y
Y
Y
5
5
6
6
7
7
8
8
9
9
10
10
5
5
6
6
-
Y
Y
Y
Y
Y
5
Y
Y
Y
Y
Y
5
1
2
2
3
3
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
4
Y
Y
Y
Y
Y
1
2
2
3
3
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
4
Y
Y
Y
Y
Y
1
2
2
3
3
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
4
Y
Y
Y
Y
Y
1
2
2
3
3
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
4
Y
Y
Y
Y
Y
1
2
2
3
3
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
4
Y
Y
Y
Y
Y
1
2
2
3
3
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
4
Y
Y
Y
Y
Y
1
2
2
3
3
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
4
Y
Y
Y
Y
Y
1
2
2
3
3
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
4
Y
Y
Y
Y
Y
1
2
2
3
3
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
-
1
2
-
1
2
2
3
3
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
-
1
2
2
3
3
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
-
1
2
2
3
3
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
-
1
-
-
3
-
-
-
Y
-
-
5
5
-
6
6
Y
-
Y
Y
-
6
6
7
7
Y
-
7
7
-
8
8
Y
-
-
8
8
-
9
9
Y
-
-
9
9
-
10
10
5
10
10
5
Y
-
Y
Y
-
Y
-
5
5
-
6
6
Y
-
-
6
6
-
9
9
-
Y
Y
Y
Y
4
Y
-
9
7
-
9
9
-
-
Y
Y
-
-
PCIe_Master
7
7
-
-
-
NETCP packet DMA
MSMC_Data_Master
QM packet DMA
10
-
10
-
-
-
-
Y
8
8
10
-
4
-
4
-
4
-
4
-
4
-
8
8
QM_Second
8
8
-
-
-
-
-
DebugSS_Master
TSIP0_Master
10
5
10
5
Y
-
Y
-
Y
-
Y
-
Y
-
Y
-
TSIP1_Master
-
5
5
-
-
-
-
-
-
End of Table 4-1
Copyright 2013 Texas Instruments Incorporated
System Interconnect 101
TI [ TEXAS INSTRUMENTS ]
