Contents
Section
Title
Page
1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–1
1.1
1.2
1.3
1.4
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–1
Related Documents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–2
Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–2
2
3
Terminal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–1
Feature/Protocol Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–1
3.1
3.2
3.3
3.4
3.5
3.6
Introduction to the PCI2250 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–1
PCI Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–2
Configuration Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–2
Special Cycle Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–4
Secondary Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–4
Bus Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–5
3.6.1
3.6.2
3.6.3
Primary Bus Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–5
Internal Secondary Bus Arbitration . . . . . . . . . . . . . . . . . . . . 3–5
External Secondary Bus Arbitration . . . . . . . . . . . . . . . . . . . 3–6
3.7
3.8
3.9
Decode Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–6
Extension Windows With Programmable Decoding . . . . . . . . . . . . . . 3–6
System Error Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–6
3.9.1
3.9.2
3.9.3
3.9.4
3.9.5
3.9.6
3.9.7
Posted Write Parity Error . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–7
Posted Write Timeout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–7
Target Abort on Posted Writes . . . . . . . . . . . . . . . . . . . . . . . . 3–7
Master Abort on Posted Writes . . . . . . . . . . . . . . . . . . . . . . . 3–7
Master Delayed Write Timeout . . . . . . . . . . . . . . . . . . . . . . . . 3–7
Master Delayed Read Timeout . . . . . . . . . . . . . . . . . . . . . . . 3–7
Secondary SERR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–7
3.10 Parity Handling and Parity Error Reporting . . . . . . . . . . . . . . . . . . . . . . 3–7
3.10.1
3.10.2
Address Parity Error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–7
Data Parity Error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–8
3.11 Master and Target Abort Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–8
3.12 Discard Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–8
3.13 Delayed Transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–8
3.14 Multifunction Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–9
3.14.1
3.14.2
Compact PCI Hot Swap Support . . . . . . . . . . . . . . . . . . . . . . 3–9
PCI Clock Run Feature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–10
3.15 PCI Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3–10
3.15.1 Behavior in Low Power States . . . . . . . . . . . . . . . . . . . . . . . . 3–10
iii
TI [ TEXAS INSTRUMENTS ]
