73M1903数据表
在SDOUT销发送的位的定义如下：
位15位14位13位12位11位10位9
Bit8
Bit7
Bit6
Bit5
Bit4
Bit3
Bit2
DS_1903_032
Bit1
Bit0
RX15 RX14 RX13 RX12 RX11 RX10 RX9 RX8 RX7 RX6 RX5 RX4 RX3 RX2 RX1 RX0
如果硬件控制位（bit的寄存器01H 0）被设定为零，被上SDIN接收到的16位
都德网络定义如下：
位15位14位13位12位11位10位9
TX15 TX14 TX13 TX12 TX11 TX10 TX9
在这种情况下TX0 = 0被强制。
如果硬件控制位（bit的寄存器01H 0 ）被设置为1 ，这是对SDIN接收到的16位
输入的定义如下：
位15位14位13位12位11位10位9
TX15 TX14 TX13 TX12 TX11 TX10 TX9
Bit8
TX8
Bit7
TX7
Bit6
TX6
Bit5
TX5
Bit4
TX4
Bit3
TX3
Bit2
TX2
Bit1
TX1
Bit0
TX0
Bit8
TX8
Bit7
TX7
Bit6
TX6
Bit5
TX5
Bit4
TX4
Bit3
TX3
Bit2
TX2
Bit1
TX1
Bit0
CTL
位15被发送/接收的第一个。位RX15 ：0是接收的码字。位TX15 ：0是发射
码字。如果硬件控制位被设置为1 ，每对数据之间发起一个控制帧
帧。如果硬件控制位被设为零， CTL是用来通过软件来请求控制帧。如果
CTL为高电平时，控制帧将下一个数据帧之前被启动。控制帧允许
控制器读取或写入状态和控制的73M1903 。
在SDIN引脚接收到的控制字的定义如下：
位15位14位13位12位11位10位9
读/写
A6
A5
A4
A3
A2
A1
Bit8
A0
Bit7
D7
Bit6
D6
Bit5
D5
Bit4
D4
Bit3
D3
Bit2
D2
Bit1
D1
Bit0
D0
在SDOUT销发送的控制字的定义如下：
位15位14位13位12位11位10位9
0
0
0
0
0
0
0
Bit8
0
Bit7
D7
Bit6
D6
Bit5
D5
Bit4
D4
Bit3
D3
Bit2
D2
Bit1
D1
Bit0
D0
如果R / W位被设定为0 ，在SDOUT销发送的数据字节是全零，并且接收到的数据
在SDIN引脚写入寄存器所指向所接收的地址位; A6 - A0 。如果R / W位
设置为1 ，就没有写入任何寄存器和对SDOUT销发送的数据字节是数据
地址位A6 -A0包含在寄存器指向。只有一个控制帧可之间发生
任何两个数据帧。
写入未实现的寄存器被忽略。读未实现的寄存器返回一个0值。
一个控制数据帧的位置由SPOS控制; 1位寄存器01H 。如果SPOS被设定为0
控制帧产生数据帧之间，即中间的方式，数据帧之间的时间是相等的。如果
SPOS被设定为1时，控制帧是连续数据帧之间的方式四分之一，即，所述控制
帧是靠近第一数据帧。这示于
新来的73M1903调制解调器AFE IC是一种功能，经过32个周期的关闭串行时钟（ SCLK ）
SCLK继帧同步（图
此功能在20 TSSOP封装不可用
选项。
此模式是由SckMode引脚控制。如果此引脚悬空时钟运行
不断。如果SckMode较低的时钟将门上的32个时钟周期为每
FS 。
在SDOUT和
FS
引脚改变以下SCLK的上升沿值。将SDIN引脚被采样的下降沿
SCLK 。
示出了串行端口的时序图。
6
修订版2.0
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
