73K224BL
的V.22bis , V.22 , V.21 ,贝尔212A , 103
单芯片调制解调器瓦特/集成混合
数据表
DTE用户
名字
EXCLK
针
22
TYPE
I
描述
外部时钟:这个信号用于同步
当外部定时选项已被选择的发送。
在外部定时模式EXCLK的上升沿被用来
频闪施加到在TXD同步DPSK传输数据
引脚。也可用于串行控制接口。
接收时钟:这个时钟输出的下降沿
重合在串行的转换接收到的数据输出。
RXCLK的上升沿可以用于锁存有效输出
数据。 RXCLK将是有效的,只要载体是本。
接收到的数据输出:串行数据接收可以用
该引脚。数据总是在RXCLK上升沿有效
在同步模式时。 RXD将输出恒定的痕迹,如果没有
载波被检测到。
发送时钟:该信号用于同步
传动锁存的TXD引脚串行输入数据。数据必须
被设置成使得可获得有效数据上的上升沿
在TXCLK 。传输时钟是由不同来源的
根据该同步模式的选择。在内部
该时钟是内部产生的模式。在外部模式TXCLK
相位锁定至外部时钟引脚。在从模式下TXCLK是
相位锁定到RXCLK销。 TXCLK始终处于活动状态。
TRANSMIT DATA INPUT :串行数据传输应用
该引脚上。在同步模式中,数据必须在有效
在TXCLK时钟的上升沿。在异步模式
( 600分之1200比特/秒或300波特)无时钟是必要的。 DPSK
数据必须是六百分之一千二比特/秒的+ 1% , 2.5%或+ 2.3% ,在2.5%
扩展过速模式。
RXCLK
26
O
RXD
25
O
TXCLK
21
O
TXD
24
I
.
第7页: 33
©
2005年, 2008 Teridian半导体公司
修订版7.1