73K224BL
的V.22bis ， V.22 ， V.21 ，贝尔212A ， 103
单芯片调制解调器瓦特/集成混合
数据表
赫兹（答案，标记和空间） 。解调涉及
检测接收到的频率，并进行解码，从而
成相应的二进制值。率转换器
和
加扰/解扰器
是
自动
绕过在FSK模式。
带通滤波器和均衡器
高，低带通滤波器被包括以塑造
发射的振幅和相位响应和
接收信号，并提供折衷延迟
均衡和抑制频带外的信号。
振幅和相位均衡所必需的
补偿传输线路的失真和
以减少在有限频带间干扰
接收信号。该发送信号的滤波
对应于凸起余弦的75％平方根
频率响应特性。
异步模式
异步模式被用于通信
异步终端可沟通
在600,1200 ，或2400比特/秒的+ 1 ％ ， 2.5％ ，即使
调制解调器的输出被限制为标称比特率± 0.01 ％
在DPSK和QAM模式。当在此发送
模式上TXD输入的串行数据被传递
通过率转换器，插入或删除站
位串行比特流，以输出一个信号
即标称比特率± 0.01 ％。这个信号然后
路由到一个数据加扰器和转换为模拟
调制器，其中的四比特/二位的编码结果，在
输出信号。两者换算器和扰码器
可以绕过握手，并同步
操作为选中状态。接收到的数据在被处理
除了速率转换器现在起到类似的方式
重新插入任何已删除停止位和输出数据到
终端在不超过比特率加1％以上。一
进来的中断信号（低电平通过两个字符）
可以通过不正确插入停止
位。
同步/ asynch转换器还具有一个延伸
超速模式，它允许一个输出的选择
超速范围为+ 1％ + 2.3％。在
扩展超速模式，停止位在7/8输出
TXCLK的上升沿的正常宽度。
两个同步/ asynch率转换器和数据
解密器是在自动旁路
FSK模式。
同步模式
同步操作是可能只在
QAM或DPSK方式。操作类似于
所不同的是数据必须的异步模式的
被同步到一个提供时钟，并没有
变化的数据传输率是可允许的。串行
出现在TXD输入数据必须是有效的
上升TXCLK的边缘。
TXCLK是内部派生的1200或2400赫兹
信号在内部模式和内部连接
在从机模式的RXCLK引脚。在接收数据
RXD引脚同步输出的下降沿
RXCLK 。该asynch /同步转换器旁路
在同步模式选择和数据
以同样的速度，因为它是输入传输。
并行总线控制接口模式
提供了用于控制，选择8个8位寄存器
选择和状态监控。这些寄存器
与AD0 ， AD1 ， AD2和解决
复用地址线（由ALE锁存）和
出现一个控制微处理器为7
连续的存储器位置。六个控制
的寄存器读/写存储器。检测并
ID寄存器是只读的，不能被修改
除了通过调制解调器响应监控
参数。
第3页： 33
©
2005年， 2008 Teridian半导体公司
修订版7.1
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
