73K224BL
的V.22bis ， V.22 ， V.21 ，贝尔212A ， 103
单芯片调制解调器瓦特/集成混合
数据表
并行微处理器接口
（续）
名字
WR
针
14
TYPE
I
描述
WRITE ：低这一通知73K224BL数据可用
在AD0 - AD7用于写入内部寄存器。数据被锁存
上的上升沿
WR 。
没有数据写入，除非
WR
和
锁存
CS
是低的。
串行微处理器控制接口模式
名字
AD0-AD2
针
5-7
TYPE
I
描述
寄存器地址选择：这些线路进行注册
的地址和应为有效期间的任何读或写
操作。
串行控制数据：数据进行读/写操作是
移入或移出的外部时钟引脚的下降沿。该
数据流的方向由控制
RD
引脚。
RD
低输出
数据。
RD
高输入数据。
阅读：在此输入低通知73K224BL数据或
状态信息正在由处理器读出。下降
的边缘
RD
信号将启动从被寻址的一个读
注册。该
RD
信号必须持续八个下降沿
EXCLK为了读取所有8位的参考寄存器中。
读取的数据提供LSB在前。数据不会被输出，除非
该
RD
信号被激活。
WRITE ：低此输入通知73K224BL数据或
状态信息已经被移入通过DATA管脚和
是可写入内部寄存器。正常
程序写入的数据转移LSB在前的DATA引脚
对于EXCLK连续八个下降沿，然后以脉冲
WR
低。数据被写入的上升沿
WR 。
DATA （ AD7 ）
12
I / O
RD
15
I
WR
14
I
注意：
串口控制模式可通过将ALE高和提供
CS
低。在此配置中AD7变
DATA和AD0 ， AD1和AD2成为寄存器地址。
第6页： 33
©
2005年， 2008 Teridian半导体公司
修订版7.1
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
