STM32F103xC , STM32F103xD , STM32F103xE
电气特性
5.3.17
通信接口
I
2
C接口特性
除非另有说明,所述参数在给定的
从测试得到的
下的环境温度中,f进行
PCLK1
频率和V
DD
电源电压条件
在总结
该STM32F103xC , STM32F103xD和STM32F103xESTM32F103xF和STM32F103xG
性能我行
2
C接口符合标准一的要求
2
I2C通信
协议有以下限制:在I / O引脚SDA和SCL被映射到不
“真”漏极开路。当配置为漏极开路,连接了我的PMOS / O
引脚和V
DD
处于关闭状态,但仍然存在。
在我
2
Ç特性介绍
另请参阅
对于输入/输出复用功能特性的详细信息( SDA
和SCL ) 。
表51 。
符号
t
W( SCLL )
t
W( SCLH )
t
SU( SDA )
t
H( SDA )
t
R( SDA )
t
R( SCL )
t
F( SDA)
t
F( SCL )
t
小时( STA)的
t
SU( STA )
t
SU( STO )
t
W( STO : STA )
C
b
I
2
ç特点
标准模式我
2
C
(1)
参数
民
SCL为低电平的时间
SCL时钟高电平时间
SDA建立时间
SDA数据保持时间
SDA和SCL上升时间
SDA和SCL下降时间
START条件保持时间
重复启动条件
建立时间
停止条件的建立时间
停止到启动条件时
(总线空闲)
容性负载每个总线
LINE
4.0
4.7
4.0
4.7
400
4.7
4.0
250
0
(3)
1000
300
0.6
µs
0.6
0.6
1.3
400
μs
μs
pF
最大
民
1.3
µs
0.6
100
0
(4)
20 + 0.1C
b
900
(3)
300
300
ns
最大
快速模式I
2
C
(1)(2)
单位
1.由设计保证,而不是在生产测试。
2. f
PCLK1
必须低于2兆赫更高以达到标准模式我
2
Ç频率。它必须比4兆赫更高
为实现快速模式I
2
Ç频率和它必须是10MHz的倍数,以达到在I2C快
400千赫的模式最大时钟速度。
3.启动条件的最大保持时间才得到满足,如果接口不延长低
期SCL信号。
4.设备必须在内部提供至少300ns的用于SDA信号的保持时间,以缩小
理解过程把网络定义SCL的下降沿的区域。
文档ID 14611牧师8
93/130