欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY2SSTU32866 参数 Datasheet PDF下载

CY2SSTU32866图片预览
型号: CY2SSTU32866
PDF下载: 下载PDF文件 查看货源
内容描述: 1.8V , 25位( 1 : 1 ) 14位( 1 : 2 ) JEDEC兼容的数据寄存器与校验 [1.8V, 25-bit (1:1) of 14-bit (1:2) JEDEC-Compliant Data Register with Parity]
分类和应用:
文件页数/大小: 24 页 / 236 K
品牌: SPECTRALINEAR [ SPECTRALINEAR INC ]
 浏览型号CY2SSTU32866的Datasheet PDF文件第2页浏览型号CY2SSTU32866的Datasheet PDF文件第3页浏览型号CY2SSTU32866的Datasheet PDF文件第4页浏览型号CY2SSTU32866的Datasheet PDF文件第5页浏览型号CY2SSTU32866的Datasheet PDF文件第7页浏览型号CY2SSTU32866的Datasheet PDF文件第8页浏览型号CY2SSTU32866的Datasheet PDF文件第9页浏览型号CY2SSTU32866的Datasheet PDF文件第10页  
CY2SSTU32866  
G2  
RESET  
H1  
J1  
CLK  
CLK  
LPS0  
(internal node)  
D2−D3,  
D5−D6,  
D8-D14  
Q2A−Q3A,  
Q5A−Q6A,  
Q8A−Q14A  
11  
A3, T3  
D2−D3,  
D5−D6,  
D8−D14  
11  
11  
CE  
D
V
REF  
CLK  
Q
11  
R
Q2B−Q3B,  
Q5B−Q6B,  
Q8B−Q14B  
D2−D3,  
D5−D6,  
D8−D14  
11  
Parity  
Generator  
G5  
C1  
1
0
0
A2  
PPO  
D
Q
1
D
R
Q
D
Q
CLK  
CLK  
CLK  
R
R
CE  
G1  
G6  
PAR_IN  
D2  
QERR  
C0  
CLK  
0
1
2−Bit  
LPS1  
(internal node)  
Counter  
R
D
R
Q
CLK  
Figure 2. Parity logic Diagram for 1:2 register-A configuration (positive logic) C0=0, C1=1  
Rev 1.0,November 25, 2006  
Page 6 of 24