欢迎访问ic37.com |
会员登录 免费注册
发布采购

LAN7500-ABZJ 参数 Datasheet PDF下载

LAN7500-ABZJ图片预览
型号: LAN7500-ABZJ
PDF下载: 下载PDF文件 查看货源
内容描述: [Serial I/O Controller, 0 Channel(s), 60MBps, CMOS, 8 X 8 MM, ROHS COMPLIANT, QFN-56]
分类和应用: 通信时钟数据传输外围集成电路
文件页数/大小: 56 页 / 616 K
品牌: SMSC [ SMSC CORPORATION ]
 浏览型号LAN7500-ABZJ的Datasheet PDF文件第46页浏览型号LAN7500-ABZJ的Datasheet PDF文件第47页浏览型号LAN7500-ABZJ的Datasheet PDF文件第48页浏览型号LAN7500-ABZJ的Datasheet PDF文件第49页浏览型号LAN7500-ABZJ的Datasheet PDF文件第51页浏览型号LAN7500-ABZJ的Datasheet PDF文件第52页浏览型号LAN7500-ABZJ的Datasheet PDF文件第53页浏览型号LAN7500-ABZJ的Datasheet PDF文件第54页  
Hi-Speed USB 2.0 to 10/100/1000 Ethernet Controller  
Datasheet  
7.5.4  
Reset Timing  
Figure 7.3 illustrates the nRESET pin timing requirements. When used, nRESET must be asserted for  
no less than trstia  
.
Note: A hardware reset (nRESET assertion) is required following power-on. Refer to Section 7.5.3,  
"Power-On Reset Timing," on page 49 for additional information.  
trstia  
nRESET  
Figure 7.4 nRESET Timing  
Table 7.17 nRESET Timing Values  
SYMBOL  
DESCRIPTION  
nRESET input assertion time  
MIN  
TYP  
MAX  
UNITS  
trstia  
1
μS  
Revision 1.0 (11-01-10)  
SMSC LAN7500/LAN7500i  
DATA5S0HEET