SDRAM 256Mb的电子芯片（ X4，X8 ， X16 ）
CMOS SDRAM
16M X 4Bit的×4银行/ 8M X 8位×4银行/ 4M X 16Bit的×4银行SDRAM
特点
• JEDEC标准的3.3V电源
• LVTTL与复用地址兼容
•四家银行的操作
• MRS循环地址重点项目
- 。 CAS延迟时间（ 2 & 3 ）
- 。突发长度（1， 2，4， 8 &全页）
- 。突发类型（顺序&交错）
•所有输入进行采样，系统时钟的正边沿。
•突发读取单个位的写操作
• DQM （ X4，X8 ） & L（ U） DQM （ X16 ）的屏蔽
•自动&自我刷新
• 64ms的刷新周期（ 8K循环）
概述
该K4S560432E / K4S560832E / K4S561632E是268435456位同步的高数据速率动态随机存储器组织成4个
16777216字由4位/ 4× 8,388,608字由8位/ 4× 4,194,304字由16位，制造与三星的高perfor-
曼斯CMOS技术。同步设计允许精确的周期控制与利用系统时钟的I / O事务是可能的
在每个时钟周期。工作频率范围，可编程突发长度和可编程延迟允许在同一台设备，以
针对各种不同的高带宽，高性能存储系统的应用是有用的。
订购信息
产品型号
K4S560432E-TC(L)75
K4S560832E-TC(L)75
K4S561632E-TC(L)60/75
Orgainization
64M ×4
32M ×8
16M ×16
最大频率。
为133MHz （CL = 3）
为133MHz （CL = 3）
为166MHz （CL = 3）
LVTTL
54pin TSOP （II）的
接口
包
组织
64Mx4
32Mx8
16Mx16
行地址
A0~A12
A0~A12
A0~A12
列地址
A0-A9, A11
A0-A9
A0-A8
行&列地址的配置
修订版1.5 2004年5月
SAMSUNG [ SAMSUNG SEMICONDUCTOR ]
