瑞萨的LSI
M5M5256DFP,VP-55LL,-70LL,-70LLI,
-55XL,-70XL
262144 - BIT ( 32768 -字×8位)的CMOS静态RAM
写周期( / S控制模式)
t
CW
A
0~ 14
t
su
(A)
/S
(注5 )
t
su
(S)
t
REC
(W)
/W
(注3)
(注4 )
(注3)
t
su
(D)
t
h
(D)
DQ
1~ 8
DATA IN
稳定
注3
4
5
6
7
:
:
:
:
:
孵化表示状态是"don't care" 。
写作是在/ S OV erlap和/ W的低执行。
如果/ W的同时变为低电平或前/ S时,输出保持在高阻抗状态。
不适用INV erted相位信号时,外部DQ引脚为输出模式。
10 , TDIS是周期性采样,不100 %测试。
( 4 )测量条件
输入脉冲电平.............. V
IH
=2.4V,V
IL
=0.6V
输入上升和下降时间为5ns .....
参考电平................ V
OH
=V
OL
=1.5V
输出负载......................图1 CL = 50pF的( -55LL , -55XL )
CL = 100pF的( -70LL , -70LLI , -70XL )
CL = 5pF的(十, TDIS )
转变是从稳定的测量± 500mV的
态电压。 (十, TDIS )
VCC
1.8k
Ω
DQ
990
Ω
(包括
范围, JIG )
C
L
图1输出负载
6