FM23MLD16 - 512Kx16 FRAM （多模）
位置可以，而不需要切换访问
在CE引脚。快速访问读取，一旦第一数据
字节被驱动到总线上，列地址输入
A（1 ：0）可以被改变为一个新的值。新数据
字节被驱动到DQ引脚不迟于T
AAP
,
这是不到一半的初始读取访问时间。
快速访问写道，第一次写入脉冲定义
第一次写访问。在设备选择（包括
芯片使得能够有效） ，随后的记录脉冲沿
用一个新的列地址提供一个页面模式
写访问。
预充电操作
预充电操作是在一个内部条件
正被用于制备所述存储器的状态
新的访问。预充电是用户发起的，通过驱动在
该芯片的至少一个使能信号到非活动
状态。它必须保持高电平至少最低
预充电时间t
PC
.
对于需要最低功耗的应用
消耗， / CE1信号只应活性
在内存访问。该FM23MLD16画
供给电流，同时/ CE1为低电平时，即使地址
和控制信号是静态的。而/ CE1为高电平时，
器件消耗不超过最大待机更
电流I
SB
.
请注意，如果/ CE1被接地和CE2连接到V
DD
,
用户必须确保/ WE不低，在上电或
断电事件。如果芯片被使能和/ WE为
在上电周期低，会发生数据损坏。
图3示出在/ WE一个上拉电阻器，其将
在电源周期假设保持引脚为高电平
MCU / MPU引脚复位状态期间三态。
上拉电阻值的选择应确保
在/ WE引脚跟踪V
DD
但一个足够的价值之高，
绘制时/ WE为低电流不是一个问题。一
规格为10Mohm电阻绘制330uA时/ WE为低和
V
DD
=3.3V.
V
DD
R
MCU /
MPU
FM23MLD16
CE2
CE1
WE
OE
A(18:0)
DQ （15 ：0）
SRAM的直接替代
该FM23MLD16已被设计为一个下拉
替代标准异步SRAM 。该
装置不需要在CE引脚来切换每个
新地址。两个CE引脚可以保持活跃
无限期。当两者的CE引脚是活动的，则
设备会自动检测地址更改和
新的访问开始。此功能允许
芯片使能引脚被捆绑激活（ / CE1接地，
CE2连接到V
DD
）如你所用的SRAM 。这也
允许时速页面模式运行在高达33MHz的。
一个典型的应用示于图2，示出了
上/ CE1上拉电阻将保持引脚为高电平
在电源周期假设MCU / MPU三针
在复位状态时的状态。上拉电阻
值的选择应保证/ CE1引脚轨道
V
DD
又一个足够高的值，当前的绘制
当/ CE1为低电平不是一个问题。虽然没有
要求，则建议CE2连接到V
DD
如果控制器提供了一个低电平有效芯片使能。
V
DD
FM23MLD16
R
CE2
CE1
图3.上/我们使用上拉电阻
在/ UB和/ LB字节选择引脚积极为
读取和写入周期。它们可以被用来允许
设备可连接为一个1Mx8内存。上
和较低的数据字节可以被连接在一起，并
控制与字节选择。单个字节
启用或下一个更高的地址线A（ 19 ）可
可从系统处理器。
MCU /
MPU
WE
OE
A(18:0)
DQ （15 ：0）
使用拉图2.典型应用
电阻上/ CE1
1.0版
2008年12月
图4. FM23MLD16有线为1Mx8
第13个5
RAMTRON [ RAMTRON INTERNATIONAL CORPORATION ]
