欢迎访问ic37.com |
会员登录 免费注册
发布采购

DM2200T1-12L 参数 Datasheet PDF下载

DM2200T1-12L图片预览
型号: DM2200T1-12L
PDF下载: 下载PDF文件 查看货源
内容描述: [Cache DRAM, 4MX1, 30ns, MOS, PDSO44, 0.300 INCH, PLASTIC, TSOP2-11]
分类和应用: 动态存储器静态存储器光电二极管内存集成电路
文件页数/大小: 18 页 / 150 K
品牌: RAMTRON [ RAMTRON INTERNATIONAL CORPORATION ]
 浏览型号DM2200T1-12L的Datasheet PDF文件第10页浏览型号DM2200T1-12L的Datasheet PDF文件第11页浏览型号DM2200T1-12L的Datasheet PDF文件第12页浏览型号DM2200T1-12L的Datasheet PDF文件第13页浏览型号DM2200T1-12L的Datasheet PDF文件第14页浏览型号DM2200T1-12L的Datasheet PDF文件第15页浏览型号DM2200T1-12L的Datasheet PDF文件第17页浏览型号DM2200T1-12L的Datasheet PDF文件第18页  
/F Refresh Cycle  
tRE  
/RE  
/F  
tMSU  
tRP  
tMH  
Dont Care or Indeterminate  
NOTES: 1. During /F refresh cycles, the status of W/R, /WE, A0-10, /CAL, /S, and /G is a don’t care.  
2. /RE inactive cache reads may be performed in parallel with /F refresh cycles.  
/RE-Only Refresh  
tC  
tRE  
/RE  
tRP  
tASR  
tRAH  
A
Row  
0-10  
tNRS  
tNRH  
/CAL, /WE, /G,  
W/R  
tMSU  
tMH  
/F  
/S  
tSSR  
tSHR  
Dont Care or Indeterminate  
NOTES: 1. All binary combinations of A must be refreshed every 64ms interval. A does not have to be cycled, but must remain valid  
0-9  
10  
during row address setup and hold times.  
2. /RE refresh is write cycle with no /CAL active cycle.  
1-16  
 复制成功!