Contents
4.15 Return Last Command - 0x0f
. . . . . . . . . . . . . . . . . . 16
4.16 Internal Code - 0x10
1 Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3
3
3
3
3
3
4
4
4
4
5
5
6
6
6
6
6
6
7
7
7
7
7
9
9
1.1 Part differences
1.2 Enabling / Disabling Keys
. . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . 16
. . . . . . . . . . . . . . . . . . . . . . 16
. . . . . . . . . . . . . . . . . . . . . . 16
4.17 Internal Code - 0x11
4.18 Internal Code - 0x12
4.19 Sleep - 0x16
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .
2 Hardware & Functional
2.1 Matrix Scan Sequence
. . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . 16
2.2 Burst Paring
2.3 Response Time
2.4 Oscillator
4.20 Data Set for One Key - 0x4k
. . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . 16
4.21 Status for Key ‘k’ - 0x8k
4.22 Cal Key ‘k’ - 0xck
4.23 Command Sequencing
. . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . 16
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . 16
2.5 Sample Capacitors; Saturation Effects
. . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . 16
. . . . . . . . . . . . . . . . . . . 18
Table 4.2 Command Summary
2.6 Sample Resistors
2.7 Signal Levels
2.8 Matrix Series Resistors
2.9 Key Design
2.10 PCB Layout, Construction
. . . . . . . . . . . . . . . . . . . . . . . .
5 Setups
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
5.1 Negative Threshold - NTHR
. . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . 20
. . . . . . . . . . . . . . . . . . . 20
5.2 Positive Threshold - PTHR
5.3 Drift Compensation - NDRIFT, PDRIFT
5.4 Detect Integrators - NDIL, FDIL
. . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . 20
2.10.1 LED Traces and Other Switching Signals
. . . . . . . . . . . .
. . . . . . . . . . . . . . . . . 21
2.10.2 PCB Cleanliness
5.5 Negative Recal Delay - NRD
. . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . 21
2.11 Power Supply Considerations
2.12 Startup / Calibration Times
5.6 Positive Recalibration Delay - PRD
5.7 Burst Length - BL
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . 21
. . . . . . . . . . . . . . . . . . . . . . . . 22
Table 2-1 Calibration Timings
5.8 Adjacent Key Suppression - AKS
. . . . . . . . . . . . . . . . 22
. . . . . . . . . . . . . . . . . . . 22
. . . . . . . . . . . . . . . . . 22
2.13 Reset Input
2.14 Spread Spectrum Acquisitions
2.15 Detection Integrators
2.16 FMEA Tests
5.9 Oscilloscope Sync - SSYNC
5.10 Negative Hysteresis - NHYST
5.11 Dwell Time - DWELL
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . 22
. . . . . . . . . . . . . . . . . . . . . 22
. . . . . . . . . . . . . . . . . . . . . . . 23
5.12 Mains Sync - MSYNC
5.13 Burst Spacing - BS
5.14 Serial Rate - SR
. . . . . . . . . . . . . . . . . . . . . . . . . .
2.17 Wiring
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 2.2 - Pin Listing
. . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . 23
Figure 2.7 Wiring Diagram
5.15 Lower Signal Limit - LSL
5.16 LED / Alert Output - LED
5.17 Host CRC - HCRC
. . . . . . . . . . . . . . . . . . . . . . 10
. . . . . . . . . . . . . . . . . . . . . 11
. . . . . . . . . . . . . . . . . . . . 23
. . . . . . . . . . . . . . . . . . . . 23
3 Serial Communications
3.1 DRDY Pin
3.2 SPI Communications
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
. . . . . . . . . . . . . . . . . . . . . . . 23
. . . . . . . . . . . . . . . . . . . . . . . 24
Table 5.1 Setups Block
. . . . . . . . . . . . . . . . . . . . . . 11
. . . . . . . . . . . . . . . . . . . . . 12
. . . . . . . . . . . . . . . . . . . . . . . 13
. . . . . . . . . . . . . . . . . . . . . . 13
Table 5.2 LED Function Control Byte Bits
Table 5.3 Key Mapping
3.3 UART Communications
. . . . . . . . . . . . . . . 25
4 Control Commands
. . . . . . . . . . . . . . . . . . . . . . . 25
Table 5.4 Setups Block Summary
4.1 Null Command - 0x00
. . . . . . . . . . . . . . . . . . 26
4.2 Enter Setups Mode - 0x01
4.3 Cal All - 0x03
4.4 Force Reset - 0x04
4.5 General Status - 0x05
4.6 Report 1st Key - 0x06
4.7 Report Detections for All Keys - 0x07
Table 4.1 Bit fields for multiple key reporting and key
numbering . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.8 Report Signals for All Keys - 0x08
4.9 Report References for All Keys - 0x09
4.10 Report Deltas for All Keys - 0x0a
4.11 Report Error Flags for All Keys - 0x0b
4.12 Report FMEA Status - 0x0c
4.13 Dump Setups Block - 0x0d
4.14 Eeprom CRC - 0x0e
6 Specifications
. . . . . . . . . . . . . . . . . . . . 14
. . . . . . . . . . . . . . . . . . . . . . . . . . 27
6.1 Absolute Maximum Electrical Specifications
6.2 Recommended operating conditions
. . . . . . . . . . . . . . . . . . . . . . . . . . 14
. . . . . . . . . . . 27
. . . . . . . . . . . . . . . . . . . . . . . 14
. . . . . . . . . . . . . . . . . . . . . . 14
. . . . . . . . . . . . . . . . . . . . . . 15
. . . . . . . . . . . . . . . 27
. . . . . . . . . . . . . . . . . . . . . . . . 27
. . . . . . . . . . . . . . . . . . . . . . 27
6.3 DC Specifications
6.4 Timing Specifications
6.5 Mechanical Dimensions
6.6 Marking
. . . . . . . . . . . . . . 15
. . . . . . . . . . . . . . . . . . . . . 27
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
15
7 Appendix
. . . . . . . . . . . . . . . . 15
. . . . . . . . . . . . . . 15
. . . . . . . . . . . . . . . . 15
7.1 8-Bit CRC Software C Algorithm
7.2 16-Bit CRC Software C Algorithm
7.3 1-Sided Key Layout
. . . . . . . . . . . . . . . . . 29
. . . . . . . . . . . . . . . . 29
. . . . . . . . . . . . . . . . . . . . . . . 30
. . . . . . . . . . . . . 15
7.4 PCB Layout
. . . . . . . . . . . . . . . . . . . . . . . . . . . 30
. . . . . . . . . . . . . . . . . . 15
. . . . . . . . . . . . . . . . . . . 15
. . . . . . . . . . . . . . . . . . . . . . 15
lQ
2
QT60486-AS R8.01/0105
QUANTUM [ QUANTUM RESEARCH GROUP ]
