HYB25D256[400/800/160]B[T/C](L)
256-Mbit Double Data Rate SDRAM
Pin Configuration
2
Pin Configuration
1
2
3
7
8
9
1
2
3
7
8
9
VSSQ NC
VSS
A
B
C
D
E
F
VDD
NC VDDQ
VSSQ DQ7
VSS
A
B
C
D
E
F
VDD
DQ0 VDDQ
NC VDDQ DQ3
NC VSSQ NC
NC VDDQ DQ2
NC VSSQ DQS
DQ0 VSSQ NC
NC VDDQ NC
DQ1 VSSQ NC
NC VDDQ NC
NC VDDQ DQ6
NC VSSQ DQ5
NC VDDQ DQ4
NC VSSQ DQS
DQ1 VSSQ NC
DQ2 VDDQ NC
DQ3 VSSQ NC
NC VDDQ NC
VREF VSS
DM
CLK
CKE
A9
NC
WE
VDD
CAS
CS
NC
VREF VSS
DM
CLK
CKE
A9
NC
WE
VDD
CAS
CS
NC
CLK
A12
A11
A8
G
H
J
CLK
A12
A11
A8
G
H
J
RAS
BA1
RAS
BA1
BA0
BA0
A7
K
L
A0 A10/AP
A7
K
L
A0 A10/AP
A6
A5
A2
A1
A3
A6
A5
A2
A1
A3
A4
VSS
M
VDD
A4
VSS
M
VDD
( x 4 )
( x8 )
1
2
3
7
8
9
VSSQ DQ15 VSS
DQ14 VDDQ DQ13
DQ12 VSSQ DQ11
DQ10 VDDQ DQ9
DQ8 VSSQ UDQS
VREF VSS UDM
A
B
C
D
E
F
VDD
DQ0 VDDQ
DQ2 VSSQ DQ1
DQ4 VDDQ DQ3
DQ6 VSSQ DQ5
LDQS VDDQ DQ7
LDM VDD
NC
CLK
A12
A11
A8
CLK
CKE
A9
G
H
J
WE
RAS
BA1
CAS
CS
BA0
A7
K
L
A0 A10/AP
A6
A5
A2
A1
A3
A4
VSS
M
VDD
( x 16 )
Figure 1
Pin Configuration P-TFBGA-60-2 (Top View - see the balls through the package)
Data Sheet
9
Rev. 1.21, 2004-07
02102004-TSR1-4ZWW