欢迎访问ic37.com |
会员登录 免费注册
发布采购

HYB18T1G400C2C-3 参数 Datasheet PDF下载

HYB18T1G400C2C-3图片预览
型号: HYB18T1G400C2C-3
PDF下载: 下载PDF文件 查看货源
内容描述: [DDR DRAM, 256MX4, 0.45ns, CMOS, PBGA60, PLASTIC, TFBGA-60]
分类和应用: 时钟动态存储器双倍数据速率内存集成电路
文件页数/大小: 68 页 / 3874 K
品牌: QIMONDA [ QIMONDA AG ]
 浏览型号HYB18T1G400C2C-3的Datasheet PDF文件第41页浏览型号HYB18T1G400C2C-3的Datasheet PDF文件第42页浏览型号HYB18T1G400C2C-3的Datasheet PDF文件第43页浏览型号HYB18T1G400C2C-3的Datasheet PDF文件第44页浏览型号HYB18T1G400C2C-3的Datasheet PDF文件第46页浏览型号HYB18T1G400C2C-3的Datasheet PDF文件第47页浏览型号HYB18T1G400C2C-3的Datasheet PDF文件第48页浏览型号HYB18T1G400C2C-3的Datasheet PDF文件第49页  
Internet Data Sheet  
HY[B/I]18T1G[40/80/16]0C2[C/F]  
1-Gbit Double-Data-Rate-Two SDRAM  
Parameter  
Symbol DDR2–800  
Min.  
DDR2–667  
Unit  
Note1)2)3  
)4)5)6)7)  
Max.  
Min.  
Max.  
Minimum time clocks remain ON after tDELAY  
tIS + tCK .AVG ––  
tIS +  
––  
ns  
CKE asynchronously drops LOW  
+ tIH  
125  
0.35  
tCK .AVG + tIH  
14)18)19)  
DQ and DM input hold time  
tDH.BASE  
––  
175  
––  
ps  
DQ and DM input pulse width for each tDIPW  
0.35  
tCK.AVG  
input  
8)  
DQS output access time from CK / CK tDQSCK  
–350  
0.35  
0.35  
+350  
–400  
0.35  
0.35  
+400  
ps  
DQS input high pulse width  
DQS input low pulse width  
tDQSH  
tDQSL  
tCK.AVG  
tCK.AVG  
ps  
15)  
16)  
DQS-DQ skew for DQS & associated tDQSQ  
DQ signals  
200  
240  
DQS latching rising transition to  
associated clock edges  
tDQSS  
– 0.25  
+ 0.25  
– 0.25  
+ 0.25  
tCK.AVG  
17)18)19)  
16)  
DQ and DM input setup time  
tDS.BASE  
50  
––  
100  
0.2  
––  
ps  
DQS falling edge hold time from CK tDSH  
DQS falling edge to CK setup time tDSS  
0.2  
0.2  
35  
tCK.AVG  
tCK.AVG  
ns  
16)  
0.2  
34)  
Four Activate Window for 1KB page tFAW  
37.5  
size products  
34)  
Four Activate Window for 2KB page tFAW  
size products  
45  
50  
ns  
ps  
ps  
20)  
CK half pulse width  
tHP  
Min(tCH.ABS  
tCL.ABS  
,
__  
Min(tCH.ABS  
tCL.ABS)  
,
__  
)
8)21)  
22)24)  
Data-out high-impedance time from tHZ  
CK / CK  
tAC.MAX  
tAC.MAX  
Address and control input hold time tIH.BASE  
250  
0.6  
275  
0.6  
ps  
Control & address input pulse width tIPW  
tCK.AVG  
for each input  
23)24)  
8)21)  
8)21)  
Address and control input setup time tIS.BASE  
DQ low impedance time from CK/CK tLZ.DQ  
175  
200  
ps  
ps  
ps  
2 x tAC.MIN  
tAC.MAX  
tAC.MAX  
2 x tAC.MIN  
tAC.MAX  
tAC.MAX  
DQS/DQS low-impedance time from tLZ.DQS  
tAC.MIN  
tAC.MIN  
CK / CK  
34)  
MRS command to ODT update delay tMOD  
0
2
12  
0
2
12  
ns  
Mode register set command cycle  
time  
tMRD  
nCK  
34)  
OCD drive mode output delay  
tOIT  
0
12  
0
12  
ns  
ps  
ps  
μs  
μs  
ns  
25)  
DQ/DQS output hold time from DQS tQH  
tHP tQHS  
t
HP tQHS  
26)  
DQ hold skew factor  
tQHS  
tREFI  
300  
7.8  
3.9  
340  
7.8  
3.9  
27)28)  
27)29)  
30)  
Average periodic refresh Interval  
Auto-Refresh to Active/Auto-Refresh tRFC  
127.5  
127.5  
command period  
31)32)  
31)33)  
Read preamble  
Read postamble  
tRPRE  
tRPST  
0.9  
0.4  
1.1  
0.6  
0.9  
0.4  
1.1  
0.6  
tCK.AVG  
tCK.AVG  
Rev. 1.02, 2008-01  
45  
09262007-3YK7-BKKG  
 复制成功!