PE33241
初步speci fi cation
表6. AC特性：
V
DD
= 2.65到2.95V ， -40°C <牛逼
A
< 85 ℃，除非另有说明（续）
符号
参数
条件
民
典型
最大
单位
SSB相位噪声5/6预分频器（F
in
= 3 GHz的，女
c
= 50 MHz时，低出生体重= 500千赫）
N
N
N
N
相位噪声
相位噪声
相位噪声
相位噪声
100 Hz的偏移
1 kHz偏置
10 kHz偏置
100 kHz偏置
-95
-102
-112
-116
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
SSB相位噪声10/11预分频器（F
in
= 3 GHz的，女
c
= 50 MHz时，低出生体重= 500千赫）
N
N
N
N
相位噪声
相位噪声
相位噪声
相位噪声
100 Hz的偏移
1 kHz偏置
10 kHz偏置
100 kHz偏置
-92
-99
-109
-114
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
优点相位噪声系数（ FOM ）
FOM
闪烁
优点闪烁的身影
5/6预分频器
10/11预分频器
5/6预分频器
10/11预分频器
-263
-260
-230
-228
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
FOM
FL OOR
FOM
闪烁
FOM
FL OOR
FOM
总
优点地面数字
PN
闪烁
FOM =
闪烁
+ 20log （F
VCO
） - 10log （F
OFFSET
)
PN
FL OOR
FOM =
FL OOR
+ 10log （F
PFD
） + 20log （F
VCO
/f
PFD
)
PN
总
= 10log （ 10 PN
闪烁
/ 10 ] + 10× [ PN
FL OOR
/10])
注：该功能模式测试期间1. fCLK时钟验证。的功能模式串行编程部分的时钟频率为10 MHz ，以验证Fclk用于规范
2. CMOS逻辑电平可以被用于驱动的参考输入。如果在V
DD
的CMOS驱动器的匹配在V
DD
锁相环集成电路，那么参考输入可以是直流
再加。否则，参考输入应的AC耦合。对于正弦波输入，最小幅度需为0.5 Vpp的。的最大电平应
限制，以防止ESD二极管的管脚输入的开启。二极管就会导通，在上面的V一个正向偏置二极管压降
DD
或低于GND 。在直流电压
参考输入V
DD
/2
3.参数仅通过特性保证，未经测试
4.下面的参数不适合模具销售测试。这些参数中的元件的评价验证
5. 0 dBm的最小被推荐用于改善相位噪声性能，当正弦波施加
6. +2 dBm或更高，建议改进的相位噪声性能
©2010-2013 Peregrine半导体公司保留所有权利。
第13 6
文件编号DOC- 15014-3
│
的UltraCMOS
®
RFIC解决方案
PSEMI [ Peregrine Semiconductor ]
