6.5.2
输出斜率控制使能
通过设置输出斜率控制寄存器（PTxSEn）的相应位可以使能引脚的输出斜率控制。在使能情况下，限制
输出斜率减少EMC 辐射。输出斜率控制对设置为输入的引脚没有作用。
6.5.3
输出驱动强度选择
通过设置驱动强度寄存器（PTxDSn）的相应位，输出引脚可以选择高输出设备强度。当选择高驱动时，
引脚能够产生和接收更大的电流。即使引脚被设置为高驱动，用户也必须确保不要超过芯片的总产生和接收限
制电流。驱动强度选择会会影响I/O 引脚的直流电。然而交流电也被影响。高驱动允许引脚用同驱动小负载的
低驱动引脚一样的转换速度来驱动更高的负载。因此引脚高驱动使能时，EMC 释放会受影响。
6.6
停止模式下的I/O 口
不同的停止模式下，执行STOP 指令的结果不同后，I/O 功能不同。不同停止模式下的I/O：
•
stop2 模式是局部掉电模式，在STOP 指令执行以前I/O 保持它的状态。在STOP 指令执行MCU 进
入stop2 模式前，CPU 寄存器状态和I/O 寄存器状态保存在RAM 中。从stop2 模式返回时，访问任
何I/O 前，用户检测SPMSC2 寄存器的PPDF 位的状态。如果PPDF 为0，I/O 必须像上电复位一样
重新初始化。如果PPDF 为1，I/O 数据先前存入RAM，在执行STOP 指令以前，外围设备必须重新
初始化，重新载入先前的数据。用户必须置1SPMSC2 寄存器的PPDACK 位。然后用户应用程序就
可以访问I/O 了。
• 在stop3 模式下，因为内部逻辑电路维持上电，所有I/O 被保持。返回后，允许用户正常的I/O 功能。
6.7
并行I/O 与引脚控制寄存器
这一节介绍了与并行I/O 口和引脚控制功能相关的寄存器。并行I/O 寄存器位于存储器的零页，引脚控制
寄存器位于高页寄存器部分。
6.7.1
A 口I/O 寄存器（PTAD 和PTADD）
A 口并行I/O 功能被下列寄存器控制：
7
6
5
4
3
2
1
0
读
写
PTAD7
R
R
R
R
PTAD2
PTAD1
PTAD0
0
0
0
0
0
0
0
0
复位
1
3-6 位是保留位，必须被写为0。
图 6-9. A 口数据寄存器（PTAD）
表6-1. PTAD 寄存器域描述
描述
域
A 口数据寄存器位——A 口引脚位输入时，读操作引脚的逻辑电平。A 口为输出时，读操作返回最后写入这个寄
存器的值。
写被锁存在寄存器的所有位。A 口引脚为输出时，逻辑电平有相应的MCU 引脚驱动。
复位强制PTAD 为全0，但这些0 不是相应引脚驱动的，因为复位设置所有的端口引脚为禁止上拉电阻的高阻抗
输入。
7，2:0
PTADn
MC9S08AC16 系列微控制器数据手册, 第6 版
#
飞思卡尔半导体公司
NXP [ NXP ]
