DS92LV1212A
解串器的开关特性
在推荐，除非另有规定工作电源和温度范围内。
符号
t
RCP
t
CLH
t
CHL
t
DD
参数
接收器出时钟
期
CMOS / TTL低到高
转换时间
CMOS / TTL高到低
转换时间
解串器的延迟
条件
引脚/频率。
RCLK
Rout(0-9),
LOCK ， RCLK
民
25
1.2
1.1
典型值
最大
62.5
4
4
单位
ns
ns
ns
ns
科幻gure 3
t
RCP
= t
TCP
CL = 15 pF的
图2
图4
所有温度/频率所有。 1.75 * T
RCP
+ 1.25 1.75*t
RCP
+3.75 1.75*t
RCP
+6.25
室温
3.3V/40MHz
1.75*t
RCP
+ 2.25 1.75*t
RCP
+3.75 1.75*t
RCP
+5.25
0.4*t
RCP
−0.4*t
RCP
45
0.5*t
RCP
−0.5*t
RCP
50
4.2+0.5*t
RCP
4.5+0.5*t
RCP
6+0.5*t
RCP
6.0+0.5*t
RCP
16MHz
40MHz
16MHz
40MHz
LOCK
4
1.31
1.2
0.47
4.62
900
450
1100
730
55
10+t
RCP
10+t
RCP
12+t
RCP
12+t
RCP
10
3
5
1
12
t
罗斯
t
ROH
t
RDC
t
HZR
t
LZR
t
ZHR
t
ZLR
t
DSR1
ROUT （ 0-9 ）设置数据来
RCLK
ROUT （ 0-9 ）保存数据到
RCLK
RCLK占空比
高到三态延迟
低到TRI- STATE延迟
TRI -STATE到高延迟
TRI -STATE以低延迟
图5
RCLK
ns
ns
%
ns
ns
ns
ns
µs
µs
µs
µs
ns
ps
ps
图6
Rout(0-9),
LOCK
解串器PLL锁定时间
图7
从PWRDWN （带
图8
（注4 ）
SYNCPAT ）
解串器PLL锁定时间
从SYNCPAT
TRI -STATE到高延迟
（电）
解串器噪声容限
t
DSR2
t
ZHLK
t
RNM
图9
（注5 ）
16兆赫
40 MHZ
注1 ：
“绝对最大额定值”是那些价值超过该设备的安全性不能得到保证。它们不意味着暗示该设备
应该在这些限制条件下运行。的“电气特性”表中指定的设备运行状况。
注2 ：
典型值给出了V
CC
= 3.3V和T
A
= +25˚C.
注3 ：
电流进入器件引脚被定义为正。当期开出的器件引脚定义为负。电压参考地，除了视频点播，
ΔVOD ，
VTH
而VTL这是差分电压。
注4 ：
对于指定解串器PLL性能tDSR1和tDSR2的目的是与REFCLK稳定运行，并在特定条件规定
传入的数据流（ SYNCPATs ）的。它建议在解串器使用任一tDSR1定时或tDSR2定时被初始化。 tDSR1所需的时间
为解串器在离开掉电模式下显示锁定上电时，或当。同步模式应该被发送到该设备启动之前
任何一个条件。 tDSR2需要指出的锁为通电的时间，使解串器，当输入（ RI +和RI- ）的条件下，从不会改变
接收数据的接收的同步模式（ SYNCPATs ） 。
注5 ：
tRNM是衡量多少相位噪声（抖动）的解串器可在输入数据流中容忍发生比特错误之前。
www.national.com
6
NSC [ NATIONAL SEMICONDUCTOR ]
