DS92LV1212A
同步
（续）
断电
当没有数据传输时，您可以使用掉电
状态。该串行器和解串使用掉电
状态，低功耗的睡眠模式，以降低功耗消耗
化。解串器进入掉电时，你开车
PWRDN和REN低。串行进入掉电
当你驾驶PWRDN低。在掉电时， PLL停止
和输出enterTRI状态时，它禁用负载电流
租，并降低电源电流为毫安范围内。对
退出掉电，必须推动PWRDN引脚为高电平。
前串行之间有效的数据交换
解串器，则必须重新初始化并重新同步DE-
虎钳给对方。串行初始化需要510
TCLK周期。解串器将初始化和确认LOCK
高，直到锁定到总线LVDS时钟发生。
建议是使用以提供一个反馈环
LOCK管脚自身来控制序列化的同步请求
（ SYNC1和SYNC2 ） 。提供了用于mul-双SYNC引脚
tiple控制在多点应用。发送同步巳
燕鸥重新同步是可取的，当锁定时间
一个特定的时间内是至关重要的。然而，在解串器
可以锁定到随机数据，这将在下面讨论
部分。
随机锁定初始化和
同步
初始化和重新同步的方法描述
在各自的部分是建立最快的方法
该串行器和解串器之间的联系。不过，
该DS92LV1212A而不能够达到锁定到数据流
要求串行发送特殊的同步模式。这
允许DS92LV1212A在“开环”运行应用程序
系统蒸发散。同样重要的是解串器的支持能力
热插入到正在运行的背板。在开环或
热插入的情况下，我们假定数据流基本上是
随机的。因此，由于锁定时间有所不同，由于数据
流的特性，我们不可能预知确切的锁
时间。在“随机”锁定时间的主要制约因素是
输入的数据和之间的初始相位关系
REFCLK当解串器上电。如上述
下段，包含在数据流中的数据
也可以影响锁定时间。
如果一个特定的模式是重复的，在解串器，可以输入
“误锁定” - 虚假识别数据模式作为
时钟位。我们指的是这样一种图案为重复
多过渡， RMT 。发生这种情况时，一个以上的
低到高的过渡发生在一个时钟周期中通过多个
周期。发生这种情况时的任何位，除了DIN 9中，被保持在一个
低状态和相邻位被高举，创建0-1
过渡。在最坏的情况下，该解串器能够成为
锁定到该数据模式，而不是时钟。电路
在DS92LV1212A内可以检测到的可能性
“假锁”的存在。该电路由detect-实现这一
荷兰国际集团用于计时位一个以上的潜在位置。上
检测，该电路将防止输出的锁
成为有效，直到潜在的“假锁”模式
变化。假锁定检测电路，预计该数据将
最终改变，使解串器失去锁
中的数据模式，然后继续搜索在时钟位
串行数据流。 RMT的图形表示
下页图所示。请注意， RMT只
适用于位DIN0 - DIN8 。
三州
该串行器进入三态时， DEN引脚驱动
低。这使得两个驱动器输出引脚（ DO +和DO- ）到
三态。当你开车DEN高，串行回报
到以前的状态，只要所有其他控制引脚保持
静态（ SYNC1 ， SYNC2 ， PWRDN ， TCLK_R / F） 。
当你开车的任引脚为低电平时，解串器进入
三态。因此，接收器的输出引脚
（ ROUT0 - ROUT9 ）和RCLK将进入三态。该
LOCK输出仍然有效，反映了PLL的状态。
3
www.national.com
NSC [ NATIONAL SEMICONDUCTOR ]
