LP2996
端子説明
AV
IN
および
PV
IN
AV
IN
およ
PV
IN
は
LP2996
の電源端子です。
AV
IN
は、全内
び
V
部回路の電源と
して用いられます。PV
IN
は、
TT
生成用の出力
段専用電源です。アプリ
ケーシ ンによ
ョ
っては両電源端子に異な
る電源を与えて動�½�させるのも可�½です。
V
TT
に近い電圧の場
合
RSDON
によ
って出力が制限されますが、PV
IN
に高電圧を与
えれば最大連続出力電流を増加させる とがで ます。ただ
こ
き
し、
と内部電力損失が増え、設計が熱的な
PV
IN
に高電圧を与える
制約を受ける問題点が生じます。
SSTL-2
アプリ
ケーシ ンでは、
ョ
AV
IN
と
PV
IN
を も
2.5Vレールに接続するのが最も妥�½�です。
と に
短絡によ
2
つの端子を個別にバイパスす���必要はあ ません。
り
り
入力電圧の選択に対する唯一の制約と
して、
IN
は
AV
IN
以下
PV
でなければな ません。 過度の内部電力消費によ
り
る熱リ ッ
ミ トへの
到達を防ぐため、PV
IN
は
3.3V
以下の電圧レールに接続する と
こ
を推奨します。 接合部温度がサーマル・シ ッ ダウ
ャ ト ン温度超える
と、デバイ
スはマニュアルでのシャ ト ン時と同じ状態に入り
ッ ダウ
、
V
REF
はそのま
ま維持されますが、V
TT
は
TRI-STATE
にな ます。
り
V
REF
V
REF
は内部リ ァ
フ レンス電圧
V
DDQ
/2
のバッ ァ出力です。本出
フ
力は、ノースブリ ジ・チッ ッ と
ッ
プセ ト メモリ
に対する フ レンス電
リ ァ
圧と
して�½�用します。
通常それらの入力のイ ピーダンスは高いの
ン
イ
して端
で、V
REF
端子を流れる電流はわずかです。ノ ズ対策と
子近く
にバイパス コンデンサを設ける レギュ
・
と、
レーシ ン性�½が
ョ
改善されます。推奨品は
0.1μ
から
0.01μ
のセラ ッ ・ ンデ
F
F
ミク コ
トする
ンサです。
V
REF
出力は、Suspend-to-RAM 機�½をサポー
ため、 ャ ト ン時お びサーマル シ ッ ダウ
シ ッ ダウ
よ
・ ャ ト ン時も テ ブ
アク ィ
状態を維持します。
V
TT
V
TT
はバスのタ ミ
ー ネーシ ン抵抗に与え
ョ
られる
レギュ ト電圧出
レー
力です。V
DDQ
/2
電圧に高い精度で�½従し、�½�せて電流�½ース
と電流シンクの�½力を備えています。LP2996 は、
高速応答によ
っ
て最大±
3Aまでのピーク電流変動に対応でき
よ に設計されて
る う
「代表的な性�½特性」
います。最大連続電流は
V
IN
の関数で、
に記載されています。
最大連続電流定格を超える変動が長時間
にわた
り見込まれるのであれば、出力コンデンサ容量を十分大き
く
して過度の電圧�½�下の発生を防いで ださい。LP2996 は出力
く
電流の大き
な変動に
も耐え得る う
よ に設計されていますが、すべ
ての条件の とで、
も
そのよ な状況に長時間対応するのは困難で
う
す。その理由は、小型の標準パ ケージを採用しているため、
ッ
過
大な内部電力損失によ
って生じる熱を逃がせないためです。 長
時間にわた
り大電流が求められる場合は、最大接合部温度を超
えないよ に注意が必要です。 熱に応じて、�½�用定格を適切に
う
下げる う して ださい
(「放熱」
よ に く
を参照
)。接合部温度がサー
マル・シ ッ ダウ
ャ ト ン・ポイ ト
ン を超える
と、ヒ
シテリ を持つ リ
シス
トッ
プ・ポイ ト温度を下回る
ン
まで、V
TT
は
TRI-STATE
と り
な ます。
V
DDQ
V
DDQ
は入力で、V
TT
のレギュ ト
レー に必要な内部リ ァ
フ レンス電
圧の生成に�½�われます。 フ レ
リ ァ ンス電圧は
2
個の
50kΩ
内蔵抵
抗の分圧によ
って生成されます。これによ
って、V
TT
の
V
DDQ
/2
に対する正確な�½従が得られます。リモー ・センス なる う
ト
と よ に
V
DDQ
端子に配線して ださい。
AV
IN
または
PV
IN
の代わ に、
く
り
DIMM
点の
2.5V
を
V
DDQ
に直接接続すればよ し う。こ
いで ょ
う
する
と内部リ ァ ンス電圧は、電源配線での電圧降下の�½�響を
フ レ
受けずに、
DDRメ
モリ部の電源電圧に正確に�½従します。
SSTL-
ー ネーシ ン電圧
ョ
2
アプリ
ケーシ ンで
V
DDQ
は
2.5V
なので、タ ミ
ョ
V
TT
と
して
1.25V
が生成されます。
(
温度に対する
V
TT
の変化
範囲の正確な値は「電気的特性」の表を参照して ださい
)。
く
V
SENSE
本センス端子の目的は、遠端の負荷レギュ
レーシ ンの改善にあ
ョ
ミ
り
ます。 多く
のマザーボー
ドでは、V
TT
は長い配線を通ってター
ネーシ ン抵抗に接続されます。このと
LP2996
の出力点で電
ョ
き
圧のセンス
を行う
と、長い配線によ
って起こる大き
な電圧降下によ
り、
バス端のタ ミ
ー ネーシ ン電圧はバスの他点よ も�½�く て
ョ
り
なっ しま
う問題が生じます。そこでバスの中点付近の電圧を
V
SENSE
端
子に与え、
バス遠端で電圧が�½�下する問題を改善する う して
よ に
く
ださい。この方法によ バス全�½�の電圧が良�½に保たれます。
り
遠端での負荷レギュ
レーシ ンを行わない場合は、V
SENSE
端子
ョ
には
V
TT
を与えなければな ません。
V
SENSE
信号の配線をメモ
り
リ
に近接して実装する際は注意が必要です。
V
SENSE
配線にノ
イ
ズが重畳する
TT
の正確な
とV
レギュ
レーシ ンに�½�響を与える場
ョ
端子の近く
0.1μ
セラ ッ ・コ
に
F
ミ ク ンデン
合があ ます。
V
SENSE
り
サを設ける
と、高周波数信号がフ ルタ
ィ されるので、誤動�½�を防
げます。
部品の選択
入力コ
ンデンサ
LP2996
は、入力安定化を
目的とする入力コ
ンデンサは必要では
あ ません。ただ
り
し大き
な負荷変動時に入力電圧の�½�下を防ぐた
めに、入力コンデンサの�½�用を推奨します。 入力コンデンサは、
に配�½�します。アプリ
ケーシ ンの要件に
ョ
可�½な限り
PV
IN
の近く
よ
って推奨条件が異な ます。アルミ電解コンデンサを用いた場
り
合、推奨容量は
50μ
です。セラ ッ ・ ンデンサを用いる場合
F
ミク コ
は、容量は
10μ
前後と
F
し、誘電�½�の温度特性が
X5R
以上の
コ
ンデンサが理想的といえ
ます。なお、LP2996 が
2.5V DC-DC
コンバータの出力コンデンサの近く
にレイ ト
アウ されている場合は、
入力コンデンサを省略しても構いません。
2
系統の電源レール
(AV
IN
と
PV
IN
)
を�½�用する場合、PV
IN
端子の可�½な限り近く
に
47μ
コ
F
ンデンサを配�½�して ださい。また、デバイ
く
スに過度のノ
イ
F
ミ ク ンデ
ズがカ プリ グ
ッ ン しないよ
う、AV
IN
端子に
0.1μ
セラ ッ ・コ
ンサを�½加して
も構いません。
シ ッ
ャ トダウン
LP2996
は、V
TT
出力を
TRI-STATE
にする テ ブ
LOW
の
アク ィ
シ ッ ダウ
ャ ト ン端子を備えています。 ャ ト ン中は
V
TT
に
AV
IN
シ ッ ダウ
を超える電圧を与えてはな ません。 ャ ト ン端子を
LOW
に
り
シ ッ ダウ
した場合、
LP2996
の待機時消費電流は下がり
ますが、
DDQ
の
V
イ ピーダンスは内部リ ァ
ン
フ レンス電圧の生成のために100kΩで一
定です。そのため、シャ ト ン時の総電力損失の計算では、
ッ ダウ
両方の電流
(
待機時消費電流とV
DDQ
を流れる電流
)を考慮す
る必要があ ます。 詳細は「放熱」の項を参照して ださい。
り
く
シ ッ ダウ
ャ ト ン端子は内部でプルア プされているため、デバイ を
ッ
ス
タ
ーンオ
ンする場合はシ ッ ダウ
ャ ト ン端子を
AV
IN
に接続するか開
放に
します。
9
www.national.com/jpn/
NSC [ NATIONAL SEMICONDUCTOR ]
