LP2996
部品の選択
(
つづき)
出力コンデンサ
LP2996
は、出力コ
ンデンサの容量お び
ESR (
等価直列抵抗
)
よ
に依存しないよ
う設計されています。そのため柔軟にコ
ンデンサを
選択で ます。出力コ
き
ンデンサは、アプリ
ケーシ ン
ョ と負荷変動に
く
DDR-SDRAM
対するV
TT
の応答要求に基づいて決めて ださい。
を用いた
SSTL
アプリ
ケーシ ンでは、
ョ
100μ
以上の�½�
ESR
コ
F
ンデ
ンサを一般的に推奨し
ます。このう
ESR
は、見込ま
ち
れる最大電
流スパイ と、許容される出力電圧�½�下から決定して ださい。入
ク
く
手可�½なコ
ンデンサ類のう
ち、代表的な品種について次に説明し
ます。
AL
−アル 電解コンデンサは
120Hz
における ン
ミ
イ ピーダンスのみ
を規定している点に注意が必要で、これは高い周波数領域では
特性が劣る と
こ を示しています。LP2996 回路にアル 電解コ
ミ
ンデ
ンサを適用で る条件は、20kHz ∼
100kHz
の高い周波数領域
き
で イ ピーダンスが規定されている場合に限られます。アル 電
も ン
ミ
解コンデンサを複数個並列に接続する
と総
ESRを下げられます。
ただ
し問題点は
ESR
が温度によ
り変化する とで、�½�温になる
こ
と
ESR
が急激に増大します。
セラ ッ
− セラ ッ ・コンデンサは、一般的に容量は
10μ
∼
ミ ク
ミク
F
100μ
と大き あ ませんが、ESR が極めて小さい
(
通常
10mΩ
F
く り
以下
)
ため、優れたノ ズ・バイパス特性を備えています。しか
イ
し�½�用している誘電�½�の種類よ ては、
っ
電圧と温度に対して充分
な特性を備えていないもの
も存在します。一般的に容量が小さい
と
いった理由によ 、 ミ ク コンデンサはアル 電解コ
り セラ ッ ・
ミ
ンデンサ
な
どに並列接続しての�½�用を推奨します。 た�½�用するすべての
ま
セラ ッ ・ ンデンサには、
ミクコ
誘電�½�の温度特性が
X5R
以上の品
種を推奨します。
化合物
−
OS-CON (
有機半導�½�
)
や
SP (
機�½性高分子
)
の
よ な化合物を用いたコ
う
ンデンサが、数社から リ されていま
リ ース
す。これらのコ
ンデンサは�½�
ESR
を維持しながら大き
な容��を実
現しています。 他のコンデンサに比べてコス は高く り
ト
な ますが、
実装サイズ
と性�½が重要な場合に最適な�½リ
ューシ ン
ョ といえま
す。
FIGURE 2.
θ
vs Airflow (SO-8)
JA
デバイ
スの実装と ウ ド内層に熱を放出するためにビアを ま
グラ ン
う
く�½�用する さ
と、 らなる改善が図れます。基板表面層に幅広かつ
銅箔厚を厚く
した配線を適用して
も同じ効果が得られます。基板
のレイ ト設計を注意深く行えば、Figure
2
に示される公称値よ
アウ
り
も�½�いθ にな ます。
り
JA
LLP
パ ケージの出力電流を最大限に引き出す上で、
ッ
基板レイ
ア
ウ も極めて重要です。
DAP
直下に単純にビアを打つだけで
ト
も、
ます。
Figure 3
は、18μ
m/35μ
m/35μ
m/
θ を大幅に�½�下でき
JA
18μ
の銅箔で構成される
4
層
JEDEC
基板に実装した場合の
m
LLP
パ ケージの熱特性です。ビアを間隔
1.27mm
にて最大
4
ッ
つに増や
したと
き、50.41 ℃
/W
のθ が得られています。このグ
JA
ラ
フにおける
ビアのメ キ厚は
36μ
です。
ッ
m
放熱
LP2996
はリニア・
レギュ
レータ
なので、熱の原因と
なる内部損失
って発生します。デバイ を損壊から守るには最
ス
が
V
TT
電流によ
大許容接合部温度を超えてはな
らないので、見込まれる最大周
囲温度と消費電力に とづき、デバイ を定格以下で動�½�させる
も
ス
よ
う注意を払う必要があ ます。
り
最大許容内部温度上昇
(T
Rmax
)
は、アプリ
ケーシ ンで与え
ョ
られる最大周囲温度
(T
Amax
)
と、最
大許容接合部温度
(T
Jmax
)
から求められます。
T
Rmax
＝
T
Jmax
−
T
Amax
この式から、
デバイ
スの最大消費電力
(P
Dmax
)
は次式で示されま
す。
P
Dmax
＝
T
Rmax
/
θ
JA
LP2996
のθ は、�½�用
しているパッ
ケージ、 ン
プリ ト基板の銅箔
JA
厚み、
ビアの数、
エアフローで決ま ます。たと
り
えば
SO-8
パ ケー
ッ
ジ
を、標準的な
203
×
102mm、銅箔厚み 35μ
の基板に実装
m
し、エア
フローな
しの室温で
0.5W
を消費させた場合の θ は、
JA
163
℃
/W
です。
また
JEDEC
ス ンダー
タ
ドの
76
×
102mm、 m
70μ
厚銅箔の基板を用いる θ は
151.2
℃
/W
に�½�下します。
と、
JA
Figure 2
に上記
2
つの基板における、 フローに対するθ の
エア
JA
変化を示します。
FIGURE 3. LLP-16
θ
vs # of Vias (4 Layer JEDEC
JA
Board))
上
パ ケージに定常的なエアフローを与えて
JA
は�½�下します。
ッ
もθ
記条件で
2
×
2
のビア配列を用いた場合、エア
フローによ
JA
るθ
の�½�下を
Figure 4
に示します。
www.national.com/jpn/
10
NSC [ NATIONAL SEMICONDUCTOR ]
