Signal Definitions (Continued)
Table 2-3. 352 BGA Pin Assignments - Sorted Alphabetically by Signal Name
Signal Name Type
Pin No.
Signal Name Type
Pin No.
Signal Name Type
Pin No.
Signal Name Type
Pin No.
AD0
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
O
A21
A22
A19
B19
A18
C18
A16
B16
C16
B15
C15
A14
B14
C14
B13
A12
A6
DQM0
DQM1
DQM2
DQM3
DQM4
DQM5
DQM6
DQM7
ENA_DISP
FLT#
O
O
T24
T26
MD20
MD21
MD22
MD23
MD24
MD25
MD26
MD27
MD28
MD29
MD30
MD31
MD32
MD33
MD34
MD35
MD36
MD37
MD38
MD39
MD40
MD41
MD42
MD43
MD44
MD45
MD46
MD47
MD48
MD49
MD50
MD51
MD52
MD53
MD54
MD55
MD56
MD57
MD58
MD59
MD60
MD61
MD62
MD63
PAR
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
O
AE18
AE16
AD15
AF15
AE14
AE13
AD12
AF12
AE11
AD9
AF9
PIXEL6
PIXEL7
PIXEL8
PIXEL9
PIXEL10
PIXEL11
PIXEL12
PIXEL13
PIXEL14
PIXEL15
PIXEL16
PIXEL17
RASA#
RASB#
REQ0#
REQ1#
REQ2#
RESET
RW_CLK
SDCLK_IN
SDCLK_OUT
SDCLK0
SDCLK1
SDCLK2
SDCLK3
SERIALP
SERR#
SMI#
O
O
O
O
O
O
O
O
O
O
O
O
O
O
I
R3
T1
AD1
AD2
O
AF23
AD22
T25
T2
AD3
O
T3
AD4
O
V1
AD5
O
V24
V2
AD6
O
AC22
AE22
AD5
AC2
L2
V3
AD7
O
W1
AD8
O
W3
AD9
I
AA1
AA2
AB2
W24
W25
E3 (PU)
H3 (PU)
D3 (PU)
J3
AD10
FP_HSYNC
FP_VSYNC
FRAME#
GNT0#
GNT1#
GNT2#
INTR
O
AD11
O
J1
AF6
AD12
s/t/s
O
A8 (PU)
D1
C23
AD13
B24
AD14
O
F2
C24
AD15
O
E1
C26
I
AD16
I
B18
D25
I
AD17
C8
IRDY#
IRQ13
LOCK#
MA0
s/t/s
O
C9 (PU)
C22
E26
I
AD18
B6
F24
O
I
AE6
AE8
AF8
AF4
AE5
AF5
AE4
L3
AD19
C6
s/t/s
O
B11 (PU)
W26
AA24
AA25
AA26
AB23
AB24
AB25
AB26
AC24
AC25
AC26
AD24
AE24
D22
F26
AD20
E4
H25
O
O
O
O
O
O
OD
I
AD21
A5
MA1
O
J24
AD22
B5
MA2
O
J26
AD23
C5
MA3
O
L25
AD24
A4
MA4
O
M24
M26
N25
AD25
B4
MA5
O
AD26
C4
MA6
O
C12 (PU)
C19
AD27
A3
MA7
O
P24
AD28
B3
MA8
O
AD21
AF21
AE19
AD18
AF18
AF16
AE15
AD14
AD13
AF13
AE12
AD11
AF11
AE9
AD8
AD6
B12
STOP#
SUSP#
SUSPA#
SYSCLK
TCLK
s/t/s C11 (PU)
AD29
C1
MA9
O
I
O
H2 (PU)
E2
AD30
C3
MA10
MA11
MA12
MD0
O
AD31
C2
O
I
P26
BA0
AD25
AD26
P25
R26
A15
C13
B8
O
I
J2 (PU)
D2 (PU)
D26
BA1
O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
TDI
I
CASA#
CASB#
C/BE0#
C/BE1#
C/BE2#
C/BE3#
CKEA
CKEB
CLKMODE0
CLKMODE1
CLKMODE2
CRT_HSYNC
CRT_VSYNC
CS0#
O
MD1
B23
TDN
O
O
MD2
A24
TDO
O
F1
I/O
I/O
I/O
I/O
O
MD3
C25
TDP
O
E24
MD4
D24
TEST
I
F3 (PD)
C21
MD5
E25
TEST0
TEST1
TEST2
TEST3
TMS
O
D5
MD6
E23
O
B21
AF24
AD16
M3
MD7
F25
O
A23
O
MD8
H24
O
B22
I
MD9
H26
I
H1 (PU)
B9 (PU)
A7
I
L1
MD10
MD11
MD12
MD13
MD14
MD15
MD16
MD17
MD18
MD19
J25
TRDY#
VCC2
s/t/s
PWR
PWR
PWR
PWR
PWR
PWR
PWR
PWR
PWR
I
M1
L24
O
W2
L26
PCLK
PERR#
PIXEL0
PIXEL1
PIXEL2
PIXEL3
PIXEL4
PIXEL5
AC1
A11 (PU)
N3
VCC2
A17
O
AA3
V26
AD23
V25
AE23
AB1
A9 (PU)
M25
N24
s/t/s
O
VCC2
B7
O
VCC2
B17
CS1#
O
N26
O
N2
VCC2
C7
CS2#
O
AF22
AE21
AD19
AF19
O
P3
VCC2
C17
CS3#
O
O
P2
VCC2
D7
DCLK
DEVSEL#
I
O
R1
VCC2
D17
s/t/s
O
R2
VCC2
K1
Revision 3.1
17
www.national.com
NSC [ National Semiconductor ]
