V58C365164S
64兆位的DDR SDRAM
4M ×16 ， 3.3VOLT
初步
CILETIV LESO M
36
系统频率（F
CK
)
时钟周期时间（T
CK3
)
时钟周期时间（T
CK2.5
)
时钟周期时间（T
CK2
)
275兆赫
3.6纳秒
4.3ns
5.4ns
4
250兆赫
4纳秒
4.8纳秒
6纳秒
5
200兆赫
5纳秒
6纳秒
7.5纳秒
特点
■
4银行X为1Mbit ×16组织
■
与系统的高速数据传输速率
频率高达275 MHz的
■
用于控制数据写入面膜（ DM ）
■
由BA0 & BA1控制四家银行
■
可编程CAS延时： 2 ， 2.5 ， 3
■
可编程的缠绕顺序：顺序
或交织
■
可编程突发长度：
2，4， 8，用于连续型
2，4， 8为交错型
■
自动和控制预充电命令
■
挂起模式和掉电模式
■
自动刷新和自刷新
■
刷新间隔： 4096次/ 64毫秒
■
可提供66引脚400密耳的TSOP -II
■
SSTL - 2兼容的I / O
■
双倍数据速率（ DDR ）
■
双向数据选通（DQS ），用于输入和
输出数据，有源上两边缘
■
片DLL对齐DQ和DQS与过渡
CLK转变
■
差分时钟输入CLK和CLK
■
电源3.3V ± 0.3V
■
VDDQ （ I / O）供电2.5 + 0.2V
描述
该V58C365164S是四银行DDR DRAM
组织成4银行X为1Mbit x 16位的
V58C365164S实现高速数据传输
通过采用芯片架构率的
预取多个位，然后同步
数据输出到系统时钟
所有的控制，地址的，电路是同步的
的发布用的外部支持的正边沿
合股时钟。 I / O事务是可能的两个
DQS的边缘。
操作四个存储体中跨
时尚阔叶允许随机访问操作
发生在更高的速率比用标准
DRAM的。一个顺序和无缝数据速率POS-
sible根据突发长度， CAS延迟和
该设备的速度等级。
设备使用图
操作
温度
范围
0 ° C至70℃
包装外形
JEDEC 66 TSOP II
•
CLK的周期时间（纳秒）
-36
•
动力
标准。
•
-4
•
-5
•
L
•
温度
标志
空白
V58C365164S修订版1.7 2002年3月
1
MOSEL [ MOSEL VITELIC, CORP ]
