欢迎访问ic37.com |
会员登录 免费注册
发布采购

V437316S04VXTG-75PC 参数 Datasheet PDF下载

V437316S04VXTG-75PC图片预览
型号: V437316S04VXTG-75PC
PDF下载: 下载PDF文件 查看货源
内容描述: 3.3伏16M X 72高性能非缓冲ECC SDRAM模块 [3.3 VOLT 16M x 72 HIGH PERFORMANCE UNBUFFERED ECC SDRAM MODULE]
分类和应用: 动态存储器
文件页数/大小: 12 页 / 314 K
品牌: MOSEL [ MOSEL VITELIC, CORP ]
 浏览型号V437316S04VXTG-75PC的Datasheet PDF文件第4页浏览型号V437316S04VXTG-75PC的Datasheet PDF文件第5页浏览型号V437316S04VXTG-75PC的Datasheet PDF文件第6页浏览型号V437316S04VXTG-75PC的Datasheet PDF文件第7页浏览型号V437316S04VXTG-75PC的Datasheet PDF文件第9页浏览型号V437316S04VXTG-75PC的Datasheet PDF文件第10页浏览型号V437316S04VXTG-75PC的Datasheet PDF文件第11页浏览型号V437316S04VXTG-75PC的Datasheet PDF文件第12页  
V437316S04V  
AC Characteristics  
T = 0° to 70°C; V = 0V; V = 3.3V ± 0.3V, t = 1 ns (Continued)  
A
SS  
CC  
T
Limit Values  
-75  
-10PC  
-75PC  
#
Symbol Parameter  
Min.  
Max.  
Min.  
2.5  
1
Max.  
Min.  
Max.  
Unit  
ns  
Note  
5
6
tCL  
tT  
Clock Low Pulse Width  
Transition Tim  
2.5  
1
2.5  
1
ns  
Setup and Hold Times  
7
8
tIS  
tIH  
Input Setup Time  
1.5  
0.8  
1.5  
0.8  
15  
0
1.5  
0.8  
1.5  
0.8  
15  
0
1.5  
0.8  
1.5  
0.8  
15  
0
ns  
ns  
ns  
ns  
ns  
ns  
5
5
5
5
Input Hold Time  
9
tCKS  
tCKH  
tRSC  
tSB  
Input Setup Time  
10  
11  
12  
CKE Hold Time  
Mode Register Set-up Time  
Power Down Mode Entry Time  
7.5  
7.5  
7.5  
Common Parameters  
13  
14  
15  
16  
17  
tRCD  
tRP  
tRAS  
Row to Column Delay Time  
Row Precharge Time  
Row Active Time  
15  
20  
42  
60  
14  
20  
20  
45  
70  
15  
20  
20  
45  
70  
20  
ns  
ns  
ns  
ns  
ns  
6
6
6
6
6
100K  
100K  
100K  
tRC  
Row Cycle Time  
tRRD  
Activate(a) to Activate(b) Command  
Period  
18  
tCCD  
CAS(a) to CAS(b) Command Period  
1
1
1
CLK  
Refresh Cycle  
19  
20  
tREF  
Refresh Period (4096 cycles)  
Self Refresh Exit Time  
64  
64  
64  
ms  
ns  
tSREX  
10  
10  
10  
Read Cycle  
21  
22  
23  
24  
tOH  
tLZ  
Data Out Hold Time  
3
0
3
2
3
0
3
2
3
0
3
2
8
ns  
ns  
2
7
Data Out to Low Impedance Time  
Data Out to High Impedance Time  
DQM Data Out Disable Latency  
tHZ  
7.5  
7.5  
ns  
tDQZ  
CLK  
Write Cycle  
25  
26  
tWR  
Write Recovery Time  
2
0
2
0
1
0
CLK  
CLK  
tDQW  
DQM Write Mask Latency  
V437316S04V Rev. 1.0 December 2001  
8
 复制成功!