初步信息
数据流在2048 kb / s的运行，时间
分复用成64个32个相同的信道
kb / s的带宽。帧脉冲（ 244 nSec的持续低
脉冲），用于解析所述连续的串行数据
流进32通道TDM帧。每
帧具有125 μSecond周期转换成8
千赫兹帧频。一个有效的框架开始时F0i是
MT9160
逻辑低重合C4I的下降沿。参考
以科幻gure 11详细ST- BUS时机。 C4I有
频率（4096千赫兹）的两倍的数据速率。
此时钟用来在3/4采样数据
在DSTI并使数据可用的位单元位置
上DSTO在比特单元的开头。 C4I还用于
时钟MT9160内部函数（即过滤器/
命令/地址
数据输入/输出
命令/地址：
数据1
接受
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
数据1
发送
SCLK
y
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
CS
y
延迟因内部处理器的定时，这是透明的。
该MT9160 ： -latches收到在SCLK的上升沿数据。
-outputs传输在SCLK的下降沿数据。
CS的下降沿指示命令/地址字节将被从微处理器传输。该
随后的字节总是数据，直到通过CS返回高终止。
一个新的命令/地址字节，可以只装了CS循环再高再低。
D
7
命令/地址字节包含： 1位 - 读/写
3位 - 寻址数据
X
X
A
2
A
1
X
X
4位 - 未使用
D
0
A
0
读/写
图5 - 串行端口相对时序为Intel模式0
命令/地址
数据输入/输出
命令/地址：
数据2
接受
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
数据1
发送
SCLK
y
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
CS
y
延迟因内部处理器的定时，这是透明的。
该MT9160 ： -latches收到在SCLK的上升沿数据。
-outputs传输在SCLK的下降沿数据。
CS的下降沿指示命令/地址字节将被从微处理器传输。该
随后的字节总是数据，直到通过CS返回高终止。
一个新的命令/地址字节，可以只装了CS循环再高再低。
D
7
命令/地址字节包含： 1位 - 读/写
3位 - 寻址数据
A
2
4位 - 未使用
X
X
读/写
X
A
1
D
0
A
0
X
图6 - 串行端口相对定时摩托罗拉模式00 /国家微丝
7-83
MITEL [ MITEL NETWORKS CORPORATION ]
