MT9160
提供了一种中断输出（IRQ ）来同步
微处理器访问到D通道寄存器
期间唯一有效的ST -BUS时期。 IRQ会发生
每四个（第八8 KB / S模式） ST- BUS帧
在第三（第二8 kb / s的方式）的开头
ST-总线位单元周期。中断将被删除
下面微处理器读取或地址写
04 （十六进制）或在遇到下列框架的
FP的输入，以先到为准。
保证
D信道数据的完整性，微创读/写
进入地址04进制之前必须发生
以下帧脉冲。参见图8b的时机。
8 kb / s的操作扩展中断每八
帧，并处理数据1位每帧。
根据D信道的寄存器的数据被映射
图8c 。
SSI模式
初步信息
在SSI总线由输入和输出的串行数据
溪流名为锭和DOUT分别，时钟
输入信号（ CLOCKin ） ，和一个帧选通输入
机顶盒（STB ） 。该框架频闪必须是同步的，
和8个周期的，比特时钟。 4.096兆赫
也需要SSI的操作，如果主时钟
比特时钟是小于512千赫。时机
对于SSI的要求示于图12 & 13 。
在SSI模式的MT9160仅支持B信道
操作。内部C和D通道寄存器
在ST- BUS模式下使用不是功能性的SSI
操作。控制位TxBSel和RxBSel ，如
的ST -BUS节所述，由于被忽略
的B信道的时隙是通过对输入的STB定义
频闪。因此， SSI的方式发送和接收
B信道的数据总是在由所定义的信道
机顶盒输入。
数据选通信号STB输入确定的8位
对于传送设备所使用的时隙和
接收数据。这是一种活性高的信号与8
千赫兹的重复率。
SSI的动作被分离成基于两类
时可使用的比特时钟的数据速率。如果该位
时钟为512千赫兹或更高，然后它被直接用于
内置MT9160功能允许同步
操作。如果可用的比特时钟是128千赫或256
千赫兹，那么4096千赫的主时钟是必需的，以
导出的时钟为内部MT9160功能。
应用场合位时钟（ BCL ）低于512千赫
被指定为异步的。该MT9160会
重新调整其内部时钟，使操作时
外部主机和位时钟是异步的。
控制位CSL2 ， CSL1和CSL0的控制
寄存器2 （地址04H ）用于编程位
率。
对于同步操作的数据进行采样，从
时隙期间DIN，对BCL的下降沿
德网络连接的机顶盒输入定义。数据可用时，上
DOUT ，对BCL的时隙中的上升沿
德网络连接的机顶盒输入定义。 DOUT为三态可言
有时候机顶盒是不正确的。如果机顶盒是有效的，但PDFDI
和PDDR是不正确的，那么安静的代码将是
在闪光灯的有效期间从DOUT传输。
还有就是通过FDI电路无帧延迟
同步操作。
对于异步操作的Dout和DIN如
德网络定义为同步操作不同的是，
从DOUT允许输出抖动较大。这是由于
重新同步电路的活动，也不会
CEn的 - C通道
通道1传送给所述控制/状态信息
在第1层收发器。 C-通道数据
在ST- BUS先发送MSB的MT9160 。
完整的64 kb / s的带宽可用，是
根据该收发信机分配正在
使用。咨询的数据表中选择
收发器用于其C信道比特的定义和顺序
位转移。
当CEN为高电平时，数据写入到C-频道
寄存器（地址05H ）传输，最
第一显著位，在DSTO 。上电复位
（ PWRST ）或软件复位（ RST ，地址03H ）所有
C-通道位默认为逻辑高电平。
接受
Q-通道数据（ DSTI ）始终被路由到所读取的
注册不论该控制位的逻辑状态。
低电平时，数据传输停止，这
时隙是三态的DSTO 。
B1通道和B2通道
通道2和3是B1和B2信道，
分别。与B通道的PCM相关
过滤器/选择编解码器和转换器音频路径
关于用于发射和接收的独立基础
路径。 TxBSel和RxBSel （控制寄存器1 ，
地址03h中）被用于此目的。
如果没有有效的传输路径已被选择，则该
在DSTO时隙输出为三态（见PDFDI和
PDDR控制位，控制寄存器1的地址为03H ） 。
7-86
MITEL [ MITEL NETWORKS CORPORATION ]
