CMOS
引脚说明（续）
针＃
名字
DIP
PLCC
MT8941B
描述
时钟4.096 MHz-双向（ TTL兼容输入和图腾柱输出）
- 当
的模式选择位的MS3 （引脚17 ）为高电平时，提供4.096 MHz的时钟输出与
在该帧脉冲（ F0B ）窗口下降沿。当销17为低时， C4b的是一个输入到一个
在4.096 MHz的外部时钟。
时钟2.048兆赫（三态输出）
- 这是除2 C4b的输出（引脚13 ）和
在该帧脉冲（ F0B ）窗口的下降沿。该输出的高阻抗状态
由EN控制
C2o
（引脚16 ） 。
时钟2.048兆赫（三态输出） -
这是除2 C4b的输出的（引脚13）和
在该帧脉冲（ F0B ）窗口的上升沿。该输出的高阻抗状态是
通过EN控制
C2o
（引脚16 ） 。
13
15
C4b
14
16
C2o
15
17
C2o
16
19
EN
C2o
启用2.048 MHz时钟（ TTL兼容输入） -
这种积极的高投入使这两个C 20
和C 20的输出（管脚14和15） 。低电平时，这些输出为高阻态
条件。
MS3
艾毕
Y
o
CVB
模式选择3输入（ TTL兼容） -
该输入结合MS2 （引脚7 ）选择
操作的DPLL ＃ 2次要模式。 （请参阅表3）。
输入A和B （ TTL兼容） - 这些
是未提交的NAND的两个输入端
门
.
输出y（图腾柱输出） -
输出未提交的与非门。
可变时钟双向（ TTL兼容输入和图腾柱输出） -
当
作为过程的DPLL ＃ 1 NORMAL模式输出（ MS1 -LOW ） ，该引脚提供
1.544 MHz的时钟锁定到输入帧脉冲F0i （引脚5） 。当MS1为高电平时，它是一个
输入至一个外部时钟以1.544 MHz或2.048 MHz至8 kHz时提供内部信号
到DPLL ＃2 。
可变时钟（三态输出） -
这是在信号的反向输出端上出现的
销21 ，其中，所述高阻抗状态由EN控制
CV
（引脚1 ） 。
RESET （施密特触发输入）
- 此输入（低电平有效）放MT8941B在复位状态。
为了保证正常运行，设备必须上电后复位。的时间常数
对于上电复位电路（参见图9-13）必须至少音响的的5倍的上升时间
的电源。在正常工作时， RST引脚必须保持为低电平最少
60nsec重置设备。
V
DD
(+5V)
电源。
无连接。
17
18,
19
20
21
20
21,
22
23
24
22
23
26
27
CV
RST
24
28
4,
5,
18,
25
V
DD
NC
3
MITEL [ MITEL NETWORKS CORPORATION ]
