麦克雷尔INC 。
KS8721BL/SL
功能说明
100BASE-TX发送
在100BASE -TX的发送功能执行并行到串行转换， NRZ到NRZI变换，和MLT- 3
编码和传输。该电路开始于一个并行到串行的转换，转换的25MHz的， 4位
啃到125MHz的串行比特流。传入的数据在TXC信号的上升沿移入。该
串行化的数据从NRZ进一步转换为NRZI格式，然后在MLT3电流输出发送。输出
1变压比：电流通过一个外部的1％ 6.49kΩ电阻为1设置。其典型的上升/下降为4ns符合规定的时间
与关于振幅平衡，过冲和定时抖动在ANSI TP- PMD标准。波浪形的10BASE-
T个输出驱动器也被掺入到100BASE- TX驱动器。
100BASE- TX接收
在100BASE -TX接收功能进行自适应均衡，直流恢复， MLT- 3 NRZI转换，数据和
时钟恢复， NRZI到NRZ转换和串行到并行的转换。在接收侧开始与
均衡
滤波器
以补偿在双绞线电缆的符号间干扰（ISI） 。由于亏损幅度
和相位失真是在电缆的长度的函数，均衡器有调整其特性来优化
性能。在此设计中，基于对呼入进行比较的可变均衡器将作出初始估计
对一些已知的电缆特性的信号强度，然后曲调本身进行优化。这是一个持续的过程
并能自我调整为环境变化如温度变化。
均衡的信号然后通过一个直流恢复和数据转换块进入。直流钳位电路用于
以补偿基线漂移的影响，并提高动态范围。差分数据转换电路
转换MLT3格式返回给NRZI 。该限幅阈值也是自适应的。
该时钟恢复电路中，取出从NRZI信号的边缘处的125MHz的时钟。这个恢复的时钟，然后
用于NRZI信号转换成NRZ格式。最后，将NRZ串行数据被转换为4位并行4B
啃。生成一个同步的25MHz RXC这样的4B半字节同步输出在下降沿
RCK25并且是有效的接收器处的正边沿。当没有有效的数据的存在时，时钟恢复电路是
锁定到25MHz的参考时钟和两个TXC和RXC时钟继续运行。
PLL时钟合成器
该KS8721BL / SL产生125MHz的，为25MHz ， 20MHz的和时钟的系统定时。内部晶振电路
提供参考时钟的合成器。
加扰/解扰器（仅限100BASE -TX ）
扰码器的目的是传播的信号的功率谱，以便减少电磁
干扰（ EMI）和基线漂移。
10Base-T传输
当TXEN （发送使能）变为高电平，数据编码和传输开始。该KS8721BL / SL继续
进行编码，并且只要TXEN保持高传输数据。数据传输结束时， TXEN变低。最后
过渡发生在该位单元的边界，如果最后位是零，或在该位单元的中心，如果最后一个比特是1 。
输出驱动器被结合到100BASE -T的驱动，以允许具有相同的磁性传动。他们是
内部波形和预加重与典型2.5V振幅输出。谐波含量在
当由全1 ，曼彻斯特编码信号驱动比基波至少27分贝。
10BASE -T接收
在接收端，输入缓冲器和电平检测静噪电路被采用。差分输入接收器电路
和锁相环（PLL）进行解码的功能。曼彻斯特编码的数据流被分离成时钟信号和
NRZ数据。静噪电路拒绝，为了防止与小于300mV的或具有短脉冲宽度的电平的信号
从错误触发解码器在RX +和RX-输入噪声。当输入超过静噪极限时，PLL
锁定到输入信号和所述KS8721BL / SL进行解码的数据帧。这将激活载波侦听（ CRS ）和
RXDV信号，使接收数据（RXD）提供。空闲期间在接收时钟保持活跃
之间的数据接收。
2009年6月
11
M9999-062509-1.3
MICREL [ MICREL SEMICONDUCTOR ]
