麦克雷尔INC 。
KS8721BL/SL
接收时钟从而载体是活性的线回收，并从主输入时钟工作时的线是
空闲。该KS8721BL / SL同步接收，以便数据和控制信号上RXC的下降沿到
稳定的信号在时钟的以10ns的设定的上升沿和保持时间。
发送使能
该MAC必须声明TXEN同时作为
-RST
的最后一位后半字节的前同步码，并且解断言TXEN
的数据包。
接收数据有效
该KS8721BL / SL断言RXDV当它接收到一个有效的数据包。线路运行速度和MII模式将决定
定时变化的方式如下：
•
对于4B模式信息产业部100BASE -TX连接， RXDV从断言
-RST
序言中的半字节
数据包的最后四位。
•
对于10BASE -T连接，整个序言被截断。 RXDV置位与
-RST
在SFD “ 5D ”的蚕食
并保持有效，直到该分组的结束。
错误信号
每当KS8721BL / SL从网络接收到一个错误标志，它断言RXER和驱动器“1110” （图4B ）上
RXD引脚。当MAC断言TXER的KS8721BL / SL将推动“H”符号（一个发送错误去连接定义在IEEE
802.3 4B / 5B码组）就行了强制信号错误。
载波侦听（ CRS ）
对于100BASE -TX连接，启动流的分隔符，或/ J / K符号对导致载波侦听（ CRS ）的说法。一
尾流的分隔符，或者/ T / R标志对，产生了非断言的CRS 。在PMA层也将取消断言，如果CRS
IDLE符号被接收的无/ T / R，但在这种情况下RXER将被置为一个时钟周期时的CRS是DE-
断言。对于10BASE-T连接， CRS的断言是基于接收有效的同步信号，并解除断言上接收的
帧结束的（ EOF）标记。
碰撞
每当线路状态是半双工和发射器和接收器被激活的同时，所述KS8721BL / SL
断言其碰撞信号，该信号是异步的，以任何时钟。
RMII （精简MII ）数据接口
RMII接口连接特定ES低引脚数，简化媒体独立接口（ RMII ）拟用于间
以太网PHY和交换机或中继器的ASIC。它是完全符合IEEE 802.3u标准[2]。
该接口具有以下特点：
•
•
•
•
它能够支持10Mbps和100Mbps的数据速率。
一个单一的时钟参考从MAC源向PHY （或从外部源） 。
它提供了独立的2比特宽（二位）发送和接收数据路径。
它使用与普通数字CMOS专用集成电路工艺兼容TTL信号电平。
RMII信号降噪音响nition
信号名称
REF_CLK
CRS_DV
RXD [ 1：0]
TX_EN
TXD [ 1：0]
RX_ER
方向
（重量/对于PHY）的
输入
产量
产量
输入
输入
产量
方向
（重量/相对于该MAC ）
输入或输出
输入
输入
产量
产量
输入（不要求）
利用
用于接收，发送同步时钟参考和
控制界面
载波侦听/接收数据有效
接收数据
发送使能
传输数据
接收错误
2009年6月
13
M9999-062509-1.3
MICREL [ MICREL SEMICONDUCTOR ]
