麦克雷尔INC 。
KS8721BL/SL
引脚说明
引脚数
1
2
3
引脚名称
MDIO
MDC
RXD3/
PHYAD
TYPE
(1)
I / O
I
IPD / O
引脚功能
管理独立接口（ MII ）数据的I / O 。该引脚需要一个外部4.7K
上拉电阻。
MII时钟输入。该引脚同步到MDIO 。
MII接收数据输出。 RXD [3..0] ，这些位是同步用RXCLK 。
当RXDV是断言， RXD [3..0]通过MII提出有效数据到以太网MAC 。
RXD [3..0]无效时RXDV撤除。
在复位时，上拉/下拉值被锁定为PHYADDR [ 1 ] 。请参阅“捆包
选项“一节。
MII接收数据输出。
在复位时，上拉/下拉值被锁定为PHYADDR [ 2 ] 。请参阅“捆包
选项“一节。
MII接收数据输出。
在复位时，上拉/下拉值被锁定为PHYADDR [ 3 ] 。请参阅“捆包
选项“一节。
MII接收数据输出。
在复位时，上拉/下拉值被锁定为PHYADDR [ 4 ] 。请参阅“捆包
选项“一节。
数字IO 2.5 /3.3V宽容的电源。稳压器的3.3V电源输入。看
“电路设计参考。为详细信息，电力Supply"部分。
地面上。
MII接收数据有效输出。
在复位时，上拉/下拉值被锁定为PCS_LPBK 。请参阅“捆包
选项“一节。
MII接收时钟输出。工作在25MHz的= 100Mbps的， 2.5MHz的= 10Mbps的。
MII接收错误输出。
在复位时，上拉/下拉值在复位时锁存为隔离开来。看
“打包选项”一节。
地面上。
数字内核2.5V只有电源。请参阅“电路设计参考。电力Supply"节
了解详细信息。
MII发送错误输入。
MII发送时钟输出。
输入晶体或外部的50MHz时钟。当REFCLK引脚用于REF时钟
接口，拉起十一至2.5V VDDPLL通过10kΩ电阻，并留下XO引脚悬空。
MII发送使能输入。
MII发送数据输入。
MII发送数据输入。
MII发送数据输入。
MII发送数据输入。
MII碰撞检测输出。
在复位时，上拉/下拉值被锁定为RMII选择。请参阅“捆包
选项“一节。
MII载波检测输出。
在复位时，上拉/下拉值被锁定为RMII背到后端模式时，
RMII模式被选择。请参阅“打包选项”一节。
地面上。
4
RXD2/
PHYAD2
RXD1/
PHYAD3
RXD0/
PHYAD4
VDDIO
GND
RXDV /
CRSDV /
PCS_LPBK
RXC
RXER / ISO
IPD / O
5
IPD / O
6
IPD / O
7
8
9
P
GND
IPD / O
10
11
O
IPD / O
12
13
14
15
GND
VDDC
TXER
TXC /
REFCLK
TXEN
TXD0
TXD1
TXD2
TXD3
COL /
RMII
CRS /
RMII_BTB
GND
GND
P
IPD
I / O
16
17
18
19
20
21
IPD
IPD
IPD
IPD
IPD
IPD / O
22
IPD / O
23
GND
2009年6月
7
M9999-062509-1.3
MICREL [ MICREL SEMICONDUCTOR ]
