SXT6051
Transmit Frame Serial Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Receive Re-timing Functional Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Telecom Bus Interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Multiplexer Telecom Bus Terminal Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Multiplexer Telecom Bus ADM Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Demultiplexer Telecom Bus (Terminal or ADM) Mode. . . . . . . . . . . . . . . . . . . . . . . . . . 47
Protection Bus Interface Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Transmitter “Master” in 1+1 Protection Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Transmitter “Slave” in 1+1 Protection Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Receive”Master” in 1+1 Protection Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Receive “Slave” Configuration (1+1 Protection). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
OverHead Byte Access Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
F2 and F3 Digital Channel Functional Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Transmit side access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Receive side access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
E1, E2 and F1 Orderwire Channel Functional Timing . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Transmit Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Receive timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
HPOH Bytes Serial Access Functional Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Transmit serial HPOH Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Receive Serial HPOH Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
SOH Overhead Access Functional Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Transmit Side SOH Serial Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Receive Side SOH Serial Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
D1 to D3 Data Communication Channel Functional Timing. . . . . . . . . . . . . . . . . . . . . . 61
Transmit Side Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Receive Side Access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
D4 to D12 Data Communication Channel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Transmit Side Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Receive Side Access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
BIP Receive Functional Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Test Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Microprocessor Interface & Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Microcontroller Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Intel interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Motorola interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Interrupt Handling. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Interrupt Sources. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Interrupt Enables. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Interrupt Clearing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Status Registers Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
C2, K3, K2, K1 and S1 Receive Byte Registers Access . . . . . . . . . . . . . . . . . . . . 83
Counter Reading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
3
LevelOne [ LEVEL ONE ]
