莱迪思半导体公司
介绍
LatticeECP2 / M系列数据表
表1-2。 LatticeECP2M的（包括“S系列” ）系列选购指南
设备
的LUT （ K）
的sysMEM块（ 18KB ）
嵌入式存储器（千位）
分布式内存（千位）
sysDSP模块
18x18乘法器
GPLL + SPLL + DLL
最大可用I / O
256球引脚fpBGA （ 17× 17mm）的
484球引脚fpBGA （ 23 ×23 MM）
672球引脚fpBGA （ 27 ×27 MM）
900球引脚fpBGA （ 31 ×31 MM）
1152球引脚fpBGA （ 35 ×35 MM）
ECP2M20
19
66
1217
41
6
24
2+6+2
304
4 / 140
4 / 304
ECP2M35
34
114
2101
71
8
32
2+6+2
410
4 / 140
4 / 303
4 / 410
4 / 270
8 / 372
8 / 410
16 / 416
16 / 436
16 / 416
16 / 520
ECP2M50
48
225
4147
101
22
88
2+6+2
410
ECP2M70
67
246
4534
145
24
96
2+6+2
436
ECP2M100
95
288
5308
202
42
168
2+6+2
520
包和SERDES / I / O组合
介绍
该LatticeECP2 / M系列FPGA器件进行了优化，以提供高性能的特性，如先进
DSP模块，高速SERDES （ LatticeECP2M系列专用）和高速源的同步接口
经济的FPGA架构。该组合物通过在设备架构的进步和使用来实现
90纳米技术。
在的LatticeECP2 / M FPGA架构进行了优化的高性能和考虑成本低。在的LatticeECP2 / M
设备包括基于LUT的逻辑，分布式和嵌入式存储器，锁相环（ PLL）的，延迟锁定
环（DLL ） ，工程预制的源同步I / O支持，增强的sysDSP模块和先进的CON连接gu-
理性的支持，包括加密（ “S”仅版本）和双启动功能。
了LatticeECP2M器件系列具有高速SERDES与PCS 。这些高抖动容限和低传输
使命抖动的SERDES与PCS块可以是CON连接gured支持流行的数据协议的阵列包括
的PCI Express ，以太网（千兆以太网和SGMII ） ， OBSAI和CPRI 。发送预加重和接收均衡
设置使SERDES适合芯片到芯片和小尺寸的背板应用。
ispLEVER的
®
设计工具套件莱迪思允许大型复杂的设计，以实现用英法fi ciently
的LatticeECP2 / M FPGA系列。适用于流行的逻辑综合的的LatticeECP2 / M综合库支持
工具。 ispLEVER的工具使用综合工具的输出以及从FL OOR规划工具的约束
布局布线中的LatticeECP2 / M装置的设计。下的ispLEVER工具从路由中提取的时机
和背诠释成设计的时序VERI网络阳离子。
莱迪思提供了许多预先设计的IP （知识产权）的ispLeverCORE ™模块的的LatticeECP2 / M
家庭。通过使用这些IP核标准化的模块，设计师可以自由地专注于独特的方面
他们的设计，提高他们的工作效率。
1-2
LATTICE [ LATTICE SEMICONDUCTOR ]
