莱迪思半导体公司
操作模式
架构
LatticeECP2 / M系列数据表
每个切片具有操作多达四个可能的模式：逻辑，波纹， RAM和ROM。
逻辑模式
在这种模式下，在每个切片中的LUT可以CON组fi gured作为4输入的组合的查找表。一个LUT4可以有16个
可能的输入组合。所有四个输入逻辑功能可以通过编程该查找表来产生。
但由于每片2 LUT4s ，一个LUT5可以在一个片内的构成。较大的查找表，如
LUT6 ， LUT7和LUT8可以通过连接其它的切片来构造。注意LUT8需要四个以上
片。
纹波模式
纹波模式支持英法fi cient实现小算术函数。在脉动模式下，下列功能
令可以由每个切片来实现：
•增加2位
•减法2位
•使用动态控制加/减2位
•加计数器2位
•向下计数器2位
•与异步清零/减计数器
•向上/向下计数器预置（同步）
•纹波模式乘数积木
•乘法器支持
•比较A和B输入功能
- 一个大于或等于到B
- 一个不等于对B
- 一个小于或等于对乙
纹波模式包括一个可选的CON组fi guration ，使用快速进位链的方法进行运算。在这种CON-
组fi guration （也称为CCU2模式）两个附加信号，进位产生和进位传播，则生成
ated每片基础上，允许快速的运算功能，通过连接片构成。
RAM模式
在此模式中，一个16×4位的分布的单端口RAM （SPR）可以在片0和使用每个LUT的块被构造
片2为16X1位存储器。片1是用来提供存储器地址和控制信号。一个16×2位的伪
双端口RAM （ PDPR ），存储器是通过使用一个切片作为读 - 写端口，另一个同伴切片创建
作为只读端口。
莱迪思设计工具支持创建各种不同大小的回忆。
哪里
适当的软
洁具将建设代表了PFU的能力，这些采用分布式内存的原语。表2-3
示以实现不同的分布式RAM基元所需要的片数。有关详细信息，
中的LatticeECP2 / M设备使用的RAM ，请参阅附加技术文档的列表在今年年底
数据表。
表2-3 。实现分布式的切片所需数量的RAM
SPR 16×4
片数
3
注： SPR =单端口RAM ， PDPR =伪双端口RAM
PDPR 16×4
3
2-5
LATTICE [ LATTICE SEMICONDUCTOR ]
