HS-82C37ARH
引脚说明
（续）
符号
HRQ
针
数
10
TYPE
O
描述
保持请求：保持请求（ HRQ ）输出用于请求对系统总线的控制。当DREQ
发生和相应的屏蔽位是明确的，或者软件DMA请求时，该HS- 82C37ARH
发出HRQ 。的HLDA信号然后通知控制器何时访问系统总线是允许的。
对于独立运行，其中HS- 82C37ARH始终控制总线， HRQ可绑HLDA 。
这将导致一个S0状态转移之前。
DMA应答： DMA应答来通知各个外设当一个人已经
授予一个DMA周期。这些线的意义是可编程的。复位初始化它们低电平有效。
地址使能：地址使能允许含高8位地址的8位锁存到系统
地址总线。 AEN还可以用于在DMA传输，以禁止其它系统总线驱动器。 AEN有效
高。
地址选通：这是一个用于控制锁存高位地址字节的有效高信号。这将推动
直接的外部透明进制锁存器，如82C82的选通输入。在块操作，
ADSTB仅发时的高地址字节必须被更新，从而通过加速操作
消除S1状态。 （见注2 ） 。
存储器读：该存储器读信号是从用于访问数据的有源低三态输出
在一个DMA读取或存储到存储器传输选择的存储位置。
存储器写：存储器写入是用于将数据写入到所选择的有源低三态输出
在DMA写或内存到内存的传输存储位置。
无连接。管脚5是开放的，不应该被用于连续性测试。
DACK0-
DACK3
AEN
14,15, 24,
25
9
O
O
ADSTB
8
O
MEMR
MEMW
NC
3
4
5
O
O
AC测试电路
V1
R1
交流测试输入，输出波形
VDD -1.5V
输入
VIL -0.4V
1.5V
VOH
产量
VOL
从输出
在测试设备
测试点
C1
†
Z
产量
L或H
2.0V
0.8V
VOL
VOH
L或H
VOH
VOH - 0.45V
0.45
Z
†
INCLUDES杂散电容和夹具电容
测试条件定义表
引脚
所有输出除EOP
EOP
V1
1.7V
VDD
R1
510Ω
1.6kΩ
C1
100pF
50pF
4
INTERSIL [ INTERSIL CORPORATION ]
