HS-82C37ARH
引脚说明
符号
VDD
GND
CLK
针
数
31
20
12
I
TYPE
描述
VDD ：是+ 5V电源引脚。推荐引脚31和20之间的0.1μF电容
脱钩。
地
时钟输入：时钟输入被用于产生定时信号，该控制HS- 82C37ARH
操作。该输入可被驱动从DC到5MHz的，并且可以停在或高或低的状态为
待机操作。
片选信号：片选是一个积极的低投入使用，使控制器上的CPU数据总线
通信。
RESET ：这是一个积极的高投入而清除命令，状态，请求和临时寄存器，
第一个/最后触发器和模式寄存器计数器。屏蔽寄存器被设置为忽略请求。
复位后，控制器处于空闲周期。
READY ：这个信号可以被起诉，延长读取内存和写入的HS- 82C37ARH脉冲
适应慢的存储器或I / O设备。准备在其指定的建立不能做出转变和
保持时间。准备好被忽略验证传输模式。
保持应答：活动举行高的CPU确认表明已放弃了
控制系统总线的。
DMA请求： DMA请求（ DREQ ）线是使用单独的异步通道请求输入
通过外围电路来获得DMA服务。在固定的优先级， DREQ0具有最高的优先级， DREQ3
具有最低优先级。的请求是通过激活信道的DREQ信号线产生的。 DACK会
承认承认DREQ信号。 DREQ的极性是可编程的。复位初始化这些行
为主动。而时钟停止DREQ将不被认可。未使用的DREQ输入应拉
高或低（不活动）和相应的屏蔽位组。
数据总线：数据总线线连接到系统数据总线的双向三态信号。该
输出的I / O读期间在计划条件使能输出寄存器的内容到
中央处理器。输出被禁止，并在一个I / O写周期读出输入当CPU
编程HS- 82C37ARH控制寄存器。在DMA周期，最显著8位的
地址输出到数据总线上，以被选通到外部锁存器由ADSTB 。在内存到内存
操作，从存储器数据进入的HS- 82C37ARH在数据总线上读从存储器中
转移，然后写入到存储器的传输过程中，数据总线输出的数据写入到新的存储器
位置。
I / O读： I / O读是一种双向的低电平有效的三态线。在空闲周期中，它是一个输入控制信号
用于由CPU读取内部寄存器。在活动周期，它是所用的输出控制信号
HS- 82C37ARH到DMA写传输期间访问从外设数据。
I / O写： I / O写操作是一个双向低电平有效的三态线。在空闲周期中，它是一个输入控制信号
用于CPU到信息装载到所述HS- 82C37ARH 。在活动周期，它是一个输出控制信号
所使用的HS- 82C37ARH给DMA读传送期间加载数据到外围设备。
结束处理的：过程（ EOP ）的结尾是一个低电平有效的双向信号。信息有关
对DMA服务完成可在双向EOP引脚。
该HS- 82C37ARH允许外部信号通过将EOP引脚拉低，以结束当前DMA服务。
的脉冲借助于所述HS- 82C37ARH时产生终端计数（TC）的任一通道到达，除了
在内存到内存模式，通道0 。在存储器到存储器的传输， EOP将被输出时，
TC通道1发生。
在EOP引脚由片上开漏极晶体管驱动，并且需要一个外部上拉电阻。
当一个EOP的脉冲出现时，无论是内部或外部产生，在HS- 82C37ARH将终止
服务，并且如果Autoinitialize被启用时，基址寄存器将被写入的当前寄存器
通道。屏蔽位和TC位在状态寄存器将通过EOP当前激活的通道设置
如果该通道被编程为Autoinitialize 。在这种情况下，掩模位保持清晰。
地址：四个最显著的地址线是双向三态信号。在空闲周期中，它们
是输入及所使用的HS- 80C86RH解决内部寄存器被加载或读取。在
活性周期，它们的输出和提供的低4位的输出地址。
地址：四种最显著的地址线是三态输出，并提供4位地址。这些
仅在活动周期被使能的线路。
CS
RESET
11
13
I
I
准备
6
I
HLDA
DREQ0-
DREQ3
7
16-19
I
I
DB0-DB7
21-23
26-30
I / O
IOR
1
I / O
IOW
2
I / O
EOP
36
I / O
A0-A3
32-35
I / O
A4-A7
37-40
O
3
INTERSIL [ INTERSIL CORPORATION ]
