欢迎访问ic37.com |
会员登录 免费注册
发布采购

EP2S130F1020I4N 参数 Datasheet PDF下载

EP2S130F1020I4N图片预览
型号: EP2S130F1020I4N
PDF下载: 下载PDF文件 查看货源
内容描述: [Field Programmable Gate Array, 6627 CLBs, 717MHz, 132540-Cell, CMOS, PBGA1020, 33 X 33 MM, 1 MM PITCH, LEAD FREE, FBGA-1020]
分类和应用: 时钟可编程逻辑
文件页数/大小: 248 页 / 2983 K
品牌: INTEL [ INTEL ]
 浏览型号EP2S130F1020I4N的Datasheet PDF文件第74页浏览型号EP2S130F1020I4N的Datasheet PDF文件第75页浏览型号EP2S130F1020I4N的Datasheet PDF文件第76页浏览型号EP2S130F1020I4N的Datasheet PDF文件第77页浏览型号EP2S130F1020I4N的Datasheet PDF文件第79页浏览型号EP2S130F1020I4N的Datasheet PDF文件第80页浏览型号EP2S130F1020I4N的Datasheet PDF文件第81页浏览型号EP2S130F1020I4N的Datasheet PDF文件第82页  
PLLs & Clock Networks  
Figure 2–40 shows a top-level diagram of the Stratix II device and PLL  
floorplan.  
Figure 2–40. PLL Locations  
CLK[15..12]  
11  
5
7
10  
FPLL7CLK  
FPLL10CLK  
CLK[8..11]  
FPLL9CLK  
1
2
4
3
CLK[3..0]  
PLLs  
FPLL8CLK  
8
9
12  
6
CLK[7..4]  
Figures 2–41 and 2–42 shows the global and regional clocking from the  
fast PLL outputs and the side clock pins.  
2–60  
Stratix II Device Handbook, Volume 1  
Altera Corporation  
May 2007  
 复制成功!