E
2-MBIT SmartVoltage BOOT BLOCK FAMILY
28F008B 28F004B
28F004B 28F008B
A
GND
NC
A
GND
NC
A
17
A
A
A
A
A
A
A
A
A
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
17
17
16
15
14
16
15
14
16
15
14
GND
NC
A
A
A
A
A
A
A
A
A
A
A
A
A
A
NC
NC
13
12
11
9
8
13
12
11
9
8
13
12
11
A
A
A19
10
10
10
DQ
DQ
DQ
7
7
7
A
28F002B
Boot Block
40-Lead TSOP
10 mm x 20 mm
DQ
6
DQ
6
DQ
6
9
8
A
WE#
DQ
5
DQ
5
DQ
5
WE#
WE#
DQ
DQ
DQ
4
4
4
RP#
RP#
RP#
V
V
V
V
CC
CC
CC
V
V
V
V
V
PP
WP#
PP
WP#
PP
CC
CC
CC
NC
NC
NC
WP#
NC
TOP VIEW
28
27
26
25
24
23
22
21
A
A
DQ
DQ
DQ
18
7
18
7
3
3
3
A
A
A
DQ
DQ
DQ
2
7
2
2
A
6
A
6
A
6
DQ
DQ
DQ
1
1
0
1
0
A
5
A
5
A
5
DQ
DQ
DQ
0
A
4
A
4
A
4
OE#
GND
CE#
OE#
GND
CE#
OE#
GND
CE#
A
3
A
3
A
3
A
2
A
2
A
2
A
1
A
1
A
1
A
A
A
0
0
0
0530_03
Figure 3. The 40-Lead TSOP Offers the Smallest Form Factor for Space-Constrained Applications
28F800
28F400
28F400
28F800
VPP
VPP
A 18
A17
A7
A6
A5
A4
A3
A2
A1
A0
CE#
GND
OE#
VPP
1
2
3
4
5
6
7
8
9
10
44
43
42
41
40
39
38
37
36
35
RP#
WE#
A8
RP#
WE#
A8
RP#
WE#
A8
WP#
A17
A7
A6
A5
A4
A3
A2
A1
A0
WP#
NC
A7
A6
A5
A4
A3
A2
A9
A9
A9
A10
A11
A12
A13
A14
A15
A16
BYTE#
GND
DQ15/A-1
DQ7
DQ14
DQ6
DQ13
DQ5
A10
A11
A12
A13
A14
A15
A16
BYTE#
GND
DQ15/A-1
DQ7
DQ14
DQ6
DQ13
DQ5
A10
A11
A12
A13
A14
A15
A16
BYTE#
GND
DQ15/A-1
DQ7
DQ14
DQ6
DQ13
DQ5
PA28F200
BOOT BLOCK
44-Lead PSOP
0.525" x 1.110"
A1
A0
11
12
13
14
15
16
17
18
19
20
21
22
34
33
32
31
30
29
28
27
26
25
24
23
CE#
GND
OE#
CE#
GND
OE#
DQ0
DQ8
DQ1
DQ9
DQ2
DQ10
DQ3
DQ11
TOP VIEW
DQ0
DQ8
DQ1
DQ9
DQ2
DQ10
DQ3
DQ11
DQ0
DQ8
DQ1
DQ9
DQ2
DQ10
DQ3
DQ11
DQ12
DQ4
VCC
DQ12
DQ4
VCC
DQ12
DQ4
VCC
0530_04
NOTE: Pin 2 is WP# on 2- and 4-Mbit devices but A18 on the 8-Mbit because no other pins were available for the high order
address. Thus, the 8-Mbit in the 44-lead PSOP cannot unlock the boot block without RP# = VHH (12 V). To allow upgrades to
the 8 Mbit from 2/2 Mbit in this package, design pin 2 to control WP# at the 2/4 Mbit level and A18 at the 8-Mbit density. See
Section 3.4 for details.
Figure 4. The 44-Lead PSOP Offers a Convenient Upgrade from JEDEC ROM Standards
9
SEE NEW DESIGN RECOMMENDATIONS
INTEL [ INTEL ]
