E
SMART 5 BOOT BLOCK MEMORY FAMILY
28F400
28F400
RP#
WE#
A8
28F800
28F800
RP#
WE#
A8
VPP
A 18
A17
A 7
A 6
A 5
A 4
A 3
A 2
A 1
VPP
WP#
A17
A 7
A 6
A 5
A 4
A 3
A 2
VPP
WP#
NC
A 7
A 6
A 5
1
2
3
4
44
43
42
41
RP#
WE#
A8
A9
A9
A9
5
6
7
8
9
40
39
38
37
36
35
A 10
A11
A 12
A13
A 14
A 15
A16
BYTE#
GND
DQ15/A-1
DQ 7
DQ 14
DQ 6
DQ 13
DQ 5
A 10
A11
A12
A13
A 14
A 15
A 16
BYTE#
GND
DQ15/A-1
DQ 7
DQ 14
DQ 6
DQ 13
DQ 5
A10
A11
A12
A13
A14
A15
A16
BYTE#
GND
DQ15/A-1
DQ 7
DQ 14
DQ 6
DQ 13
DQ 5
PA28F200
Boot Block
44-Lead PSOP
0.525" x 1.110"
A 4
A 3
A 2
A 1
10
A 1
TOP VIEW
A 0
A 0
A 0
CE#
GND
OE#
11
12
13
14
15
16
17
18
19
20
21
22
34
33
32
31
30
29
28
27
26
25
24
23
CE#
GND
OE#
CE#
GND
OE#
DQ 0
DQ 8
DQ 1
DQ 9
DQ 2
DQ 10
DQ 3
DQ 11
DQ 0
DQ 8
DQ 1
DQ 9
DQ 2
DQ 10
DQ 3
DQ 11
DQ 0
DQ 8
DQ 1
DQ 9
DQ 2
DQ 10
DQ 3
DQ 11
DQ 12
DQ 4
VCC
DQ 12
DQ 4
VCC
DQ 12
DQ 4
VCC
0599-01
NOTE: Pin 2 is WP# on 2- and 4-Mbit devices but A18 on the 8-Mbit because no other pins were available for the high order
address. Thus, the 8-Mbit in 44-PSOP cannot unlock the boot block without RP# = VHH. See Section 3.3 for details. To allow
upgrades to 8-Mbit from 2/4-Mbit in this package design pin 2 to control WP# at the 2/4-Mbit level and A18 at the 8-Mbit density.
Figure 1. 44-Lead PSOP Pinout Diagram
28F800 28F400
28F400
28F800
A
A
A
A15
A14
A13
A12
A11
A10
A9
A8
NC
NC
WE#
RP#
VPP
A15
A14
A15
A14
A13
A12
A11
A10
A9
A8
NC
NC
WE#
RP#
VPP
WP#
NC
NC
NC
A7
A6
A5
A4
A3
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
16
16
16
BYTE#
GND
DQ
BYTE#
GND
DQ
BYTE#
GND
/A
DQ
-1
15
A
13
12
11
A
A
/A
/A
-1
-1
15
7
14
6
13
5
12
4
15
7
14
6
13
5
12
4
DQ
DQ
DQ
DQ
DQ
DQ
DQ
V
DQ
DQ
DQ
DQ
DQ
DQ
DQ
V
DQ
DQ
DQ
DQ
DQ
DQ
DQ
V
7
14
6
13
5
A10
A9
A8
NC
NC
WE#
RP#
VPP
WP#
NC
NC
28F200
Boot Block
48-Lead TSOP
12 mm x 20 mm
12
4
CC
CC
CC
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
11
3
10
2
9
1
11
3
10
2
9
1
11
3
10
2
9
1
WP#
NC
A18
DQ
TOP VIEW
DQ
DQ
DQ
DQ
DQ
DQ
OE#
GND
CE#
A17
A17
A7
A6
A5
A4
A3
A7
A6
A5
A4
A3
8
0
8
0
8
0
OE#
GND
CE#
OE#
GND
CE#
A
A1
A
A1
A
A1
2
2
2
A
A
A
0
0
0
0599-02
Figure 2. 48-Lead TSOP Pinout Diagram
9
ADVANCE INFORMATION
INTEL [ INTEL ]
