28F320J5 and 28F640J5
Figure 2. TSOP Lead Configuration (32 Mbit)
28F016SV
28F016SA
28F016SV
28F016SA
28F160S5
28F032SA 28F320J5
28F320J5 28F032SA
28F160S5
WP#
WE#
OE#
RY/BY#
DQ15
DQ7
DQ14
DQ6
GND
DQ13
DQ5
DQ12
DQ4
VCC
GND
DQ11
DQ3
DQ10
DQ2
VCC
WP#
WE#
OE#
WP#
WE#
OE#
NC
NC
CE1
NC
A20
A19
A18
A17
A16
VCC
A15
A14
A13
A12
CE0
VPP
RP#
A11
A10
A9
A8
GND
A7
A6
A5
A4
A3
A2
A1
3/5#
CE1
NC
A20
A19
A18
A17
A16
VCC
A15
A14
A13
A12
CE0
VPP
RP#
A11
A10
A9
A8
GND
A7
A6
A5
A4
A3
A2
A1
3/5#
CE1
CE2
A20
A19
A18
A17
A16
VCC
A15
A14
A13
A12
CE0
VPP
RP#
A11
A10
A9
A8
GND
A7
A6
A5
A4
A3
A2
A1
NC
CE1
A21
A20
A19
A18
A17
A16
VCC
A15
A14
A13
A12
CE0
VPEN
RP#
A11
A10
A9
A8
GND
A7
A6
A5
A4
A3
A2
A1
1
2
3
4
5
6
7
8
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
WE#
OE#
STS
DQ15
DQ7
DQ14
DQ6
GND
DQ13
DQ5
DQ12
DQ4
VCCQ
GND
DQ11
DQ3
DQ10
DQ2
VCC
RY/BY# STS
DQ15
DQ7
DQ14
DQ6
GND
DQ13
DQ5
DQ12
DQ4
VCC
GND
DQ11
DQ3
DQ10
DQ2
VCC
DQ9
DQ1
DQ8
DQ0
A0
BYTE#
NC
DQ15
DQ7
DQ14
DQ6
GND
DQ13
DQ5
DQ12
DQ4
VCC
GND
DQ11
DQ3
DQ10
DQ2
VCC
DQ9
DQ1
DQ8
DQ0
A0
BYTE#
NC
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
Intel StrataFlash® Memory
56-Lead TSOP
Standard Pinout
14 mm x 20 mm
Top View
DQ9
DQ1
DQ8
DQ0
A0
BYTE#
NC
DQ9
DQ1
DQ8
DQ0
A0
BYTE#
NC
NC
NC
NC
CE2
Highlights pinout changes
NOTES:
1. V (Pin 37) and GND (Pin 48) are not internally connected. For future device revisions, it is recommended
CC
that these pins be connected to their respected power supplies (i.e., Pin 37 = V and Pin 48 = GND).
CC
2. For compatibility with future generations of Intel StrataFlash® memory, this NC (pin 56) should be connected
to GND.
Figure 3. SSOP Lead Configuration (64 Mbit and 32 Mbit)
28F016SA
28F016SV
28F016SA
28F016SV
28F160S5 28F320S5 28F640J5 28F320J5
28F320J5 28F640J5 28F320S5 28F160S5
CE0#
A12
CE0#
A12
CE0#
A12
CE0
A12
A13
CE0
A12
A13
1
2
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
VPEN
RP#
A11
A10
A9
A1
VPEN
RP#
A11
A10
A9
A1
VPP
RP#
A11
A10
A9
A1
VPP
RP#
A11
A10
A9
A1
VPP
RP#
A11
A10
A9
A1
A13
A13
A13
3
A14
A14
A14
A14
A14
4
A15
A15
A15
A15
A15
5
3/5#
CE1#
NC
A20
A19
A18
A17
A16
VCC
GND
DQ6
DQ14
DQ7
DQ15
RY/BY#
OE#
WE#
WP#
DQ13
DQ5
DQ12
DQ4
VCC
NC
CE1#
NC
A20
A19
A18
A17
A16
VCC
GND
DQ6
DQ14
DQ7
DQ15
RY/BY#
OE#
WE#
WP#
DQ13
DQ5
DQ12
DQ4
VCC
NC
CE1#
A21
A20
A19
A18
A17
A16
VCC
GND
DQ6
DQ14
DQ7
DQ15
RY/BY#
OE#
WE#
WP#
DQ13
DQ5
DQ12
DQ4
VCC
A22
CE1
A21
A20
A19
A18
A17
A16
NC
CE1
A21
A20
A19
A18
A17
A16
6
7
A2
A2
A2
A2
A2
8
A3
A3
A3
A3
A3
9
A4
A4
A4
A4
A4
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
A5
A5
A5
A5
A5
Intel
A6
A6
A6
A6
A6
StrataFlash® Memory
56-Lead SSOP
A7
A7
A7
A7
A7
GND
A8
GND
A8
GND
A8
GND
A8
GND
A8
Standard Pinout
VCC
VCC
GND
DQ6
DQ14
DQ7
DQ15
STS
OE#
WE#
NC
GND
DQ6
DQ14
DQ7
DQ15
STS
OE#
WE#
NC
VCC
DQ9
DQ1
DQ8
DQ0
A0
VCC
DQ9
DQ1
DQ8
DQ0
A0
VCC
DQ9
DQ1
DQ8
DQ0
A0
BYTE#
NC
NC
DQ2
DQ10
DQ3
DQ11
GND
VCC
DQ9
DQ1
DQ8
DQ0
A0
BYTE#
NC
NC
DQ2
DQ10
DQ3
DQ11
GND
VCC
DQ9
DQ1
DQ8
DQ0
A0
BYTE#
NC
NC
DQ2
DQ10
DQ3
DQ11
GND
16 mm x 23.7 mm
Top View
BYTE#
NC
BYTE#
NC
CE2
DQ2
DQ10
DQ3
DQ11
GND
CE2
DQ2
DQ10
DQ3
DQ11
GND
DQ13
DQ5
DQ12
DQ4
VCCQ
DQ13
DQ5
DQ12
DQ4
VCCQ
Highlights pinout changes.
NOTES:
1. V (Pin 42) and GND (Pin 15) are not internally connected. For future device revisions, it is recommended
CC
that these pins be connected to their respected power supplies (i.e., Pin 42 = V and Pin 15 = GND).
CC
2. For compatibility with future generations of Intel StrataFlash® memory, this NC (pin 23) should be connected
to GND.
10
Datasheet
INTEL [ INTEL ]
