Package Mechanical Specifications and Pin Information
Figure 13.
The Coordinates of the Processor Pins As Viewed from the Top of the Package
1
2
3
4
5
6
7
8
9
10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26
A
A
B
ITP_CLK
[1]
THER
MDC
ITP_CLK
[0]
IGNNE# IERR#
VSS
INIT#
TEST1
VSS
SLP# DBR#
VSS BPM[2]# PRDY# VSS
BPM
TDO
TCK
VSS
VSS
D[0]#
VSS
VSS
D[6]# D[2]#
VSS
D[4]# D[1]#
VSS
VSS
B
C
PROC THER
HOT# MDA
RSVD
VSS
SMI#
VSS
VSS DPSLP#
VSS PREQ# RESET# VSS TRST# BCLK1 BCLK0 VSS
D[7]# D[3]#
VSS D[13]# D[9]#
DSTBP DSTBN
VSS
D[5]#
VCCA[1]
VSS
[1]#
C
STP
VSS
BPM
[0]#
BPM
[3]#
THERM
A20M# RSVD
VSS
VCCP
VSS
TMS
VSS
TDI
VCCP
VSS
VSS BSEL[1] VSS BSEL[0]
VSS DPWR# D[8]#
VSS
VSS
VCC
VSS
VSS D[15]# D[12]#
CLK#
TRIP#
[0]#
[0]#
D
D
DINV
[0]#
LINT0
VSS FERR# LINT1
PWR
VCC
VSS
VCC
VSS
VCC
VSS
VCCP
VSS
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VSS
VCCP
VSS
VCCP
VSS
VSS
VCCP
VSS
VCCP
VSS
VSS
VCC
VSS
VCC
VSS
VCC
VCC
VSS
VCC
VSS D[10]#
VSS
E
E
PSI# VID[0]
VCC
VCC
VSS
VCCP
VSS
VCC
VSS
D[14]# D[11]# VSS
RSVD
VSS
VSS
VCC
VSS
GOOD
F
F
VSS
VID[1] VID[2]
VSS
VSS
VCCP
VCCP
VCCP
VCCP
VSS VCC
VSS D[21]# VCCA[0]
TEST2
G
G
RSVD
VSS
VID[3] VID[4] VCC
VCC
VSS
VCC
VSS
VCCP
VSS
VCCP
VSS D[22]# D[17]#
VSS
H
H
RS[0]# DRDY# VSS
VSS LOCK# BPRI#
VID[5]
VSS
VSS
VCC
VCC D[16]# D[20]# VSS D[29]#
DINV
J
J
VSS D[23]#
VSS D[25]#
[1]#
K
K
DSTBN
[1]#
RS[1]# VSS
HIT# HITM# VSS
VCC
VSS
D[31]# VSS
L
L
DSTBP
[1]#
VCCP
DEFER#
BNR# RS[2]# VSS
VSS D[18]#
VSS D[26]#
M
N
M
N
DBSY# TRDY# VSS
VSS
VCCP
VSS
VCCP D[24]# VSS D[28]# D[19]#
VSS
VCCA[2] ADS#
VSS
BR0# VCCP
VSS
VCCP
VSS
VSS D[27]# D[30]# VSS
COMP COMP
TOP VIEW
P
P
REQ
VSS
[3]#
REQ
[1]#
VCCQ[0]
VSS
A[3]#
VSS
VSS
VCCP
VSS
VCC
VSS
VCCP
VSS
VSS
[0]
[1]
R
R
REQ
VSS
VCCP
A[6]#
VSS
D[39]# D[37]# VSS D[38]#
[0]#
T
T
REQ
[4]#
REQ
[2]#
DINV
[2]#
A[9]#
A[4]#
VSS
VCCP
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCCP
VSS
D[34]# VSS
U
U
ADSTB
[0]#
A[13]# VSS
VCCP
VSS D[35]# VSS D[43]# D[41]#
V
V
VSS
A[7]#
A[5]#
VSS
VCC
VCC D[36]# D[42]# VSS D[44]#
DSTBP DSTBN
W
Y
W
Y
A[8]# A[10]# VSS VCCQ[1] VCC
VSS
VSS
VSS
[2]#
[2]#
A[12]# VSS A[15]#
VSS
VCC
VSS
VSS
VCC
VCC D[45]# VSS D[47]# D[32]#
A[11]#
AA
AB
AC
AD
AE
AF
AA
AB
AC
AD
AE
AF
VSS
VSS A[16]# A[14]# VSS
COMP COMP
VCC
VSS
VSS
VCC
VCC
VSS
VCC
VSS
VCC
VSS
VSS
VCC
VSS
VCC
VSS
VCC
VCC
VSS
VCC
VSS
VCC
VSS
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VCC
VSS
VCC
VSS
VCC
VSS
VSS
VCC
VSS
VCC
VCC
VSS
VCC
VSS
VCC
VSS
VSS
VCC
VSS
VCC
VSS
VCC
VCC
VSS
D[40]# D[33]# VSS D[46]#
VSS D[50]# D[48]# VSS
VSS
VSS
VCC VSS
VCC
A[24]#
[3]
[2]
VSS A[20]# A[18]# VSS
A[25]# A[19]# VSS
VCC D[51]#
VSS D[52]# D[49]#
VSS D[53]# VCCA[3]
RSVD
DINV
VSS
VSS A[23]# A[21]# VSS
A[28]# VSS
VCC
VSS
VCC
D[60]# VSS D[54]# D[57]# VSS GTLREF
DSTBN DSTBP
A[26]#
[3]#
ADSTB
[1]#
VCC
VSS
A[30]# A[27]# VSS A[22]#
VCC
VSS D[59]# D[55]# VSS
VSS
VSS
VCC
[3]#
[3]#
SENSE
VSS
SENSE
A[31]# VSS A[29]#
A[31]#
A[17]# VSS
RSVD
VSS D[58]# VSS D[62]# D[56]# VSS D[61]# D[63]#
vss
VCC
1
2
3
4
5
6
7
8
9
10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26
Pin B2 is depopulated on the Micro-FCPGA package
VSS
VCC Other
38
Datasheet
INTEL [ INTEL ]
