Intel StrataFlash® Wireless Memory (L18)
Figure 6.
7x9 Active-Ball Matrix for 256-Mbit Density in VF BGA Package
1
1
13
12
11
10
9
8
7
6
5
4
3
2
2
3
4
5
6
7
8
9
10
11
12
13
A
B
A
B
DU
DU
DU
DU
RFU
RFU
A4
A6
A5
A7
A18
VPP
VCC VSS
CLK A20
A8
A9
A11
A12
DU
DU
DU
DU
DU
DU
DU
DU
A11
A12
A8
A9
VSS VCC
A20 CLK
VPP A18
RST# A17
A6
A5
A4
A3
RFU
RFU
DU
DU
DU
DU
A3
A17 RST#
C
D
E
C
D
E
A10 A21 ADV#
A25
A24
A2
A1
A19 WE# ADV# A21 A10
A13
A15
A13
A15
WE# A19
D12 WP#
A7
A2
A1
A25
A24
A22 WP# D12
A16 WAIT A14
A14 WAIT
A16
D4
A22
D15
D6
A23
A0
CE#
D0
D1
D9
D2
D4
D6
D15 VCCQ
VCCQ
D2
D1
D9
CE#
D0
A0
A23
F
F
DU
DU
DU
DU
DU
DU
DU
DU
RFU
OE#
D10
D11 D13
D14
VSS
DU
DU
DU
DU
DU
DU
DU
DU
VSS D14
D7 VSSQ
D13 D11
D10
OE# RFU
G
G
RFU VSSQ D8 VCCQ D3
Bottom View
VCC D5
VSSQ D7
D5 VCC
D3 VCCQ D8 VSSQ RFU
Top View
-
Ball Side Up
Ball Side Down-
Note: On lower density devices upper address balls can be treated as RFUs. (A24 is for 512-Mbit and A25 is for 1-Gbit
densities). All ball locations are populated.
Datasheet
Intel StrataFlash® Wireless Memory (L18)
Order Number: 251902, Revision: 009
April 2005
17
INTEL [ INTEL ]
