Ultra-Low Voltage Intel® Celeron® Processor — 650 MHz and 400 MHz
Figure 25. Ball Map – Top View
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
A
B
A
B
NC
A10# VREF
NC
A17#
VCCT
VCCT
VCC
VSS
VCC
VSS
VCC
VSS
NC
A31# BREQ0# A23#
A27#
A20#
A24#
VSS
NC
A35#
VSS
A26#
A34#
A33#
A32#
D0#
D2#
D1#
D15#
VSS
D9#
D4#
D7#
VSS
D5#
VREF
D17#
VCCT
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
D8#
VSS
NC
D10#
D18#
VSS
D11#
D14#
D20#
D13#
D23#
D21#
D25#
D26#
D34#
D31#
D28#
D39#
NC
VSS
D24#
VSS
D22#
VSS
D36#
VSS
VCCT
VSS
D30#
NC
NC
NC
VSS
A16#
VSS
A25#
A28#
A13#
VSS
NC
VSS
A21#
VSS
A18#
VSS RESET# VSS
C
C
A19# VCCT
A22# VCCT A30# VCCT A29# VCCT BERR# VCCT
D6#
VCC
VSS
VCC
VCCT D12# VCCT
D
D
NC
VSS
VCCT
VSS
VCC
VCCT
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCCT
INIT#
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
D3#
E
E
VTT
PWRGD
NC
TESTHI
VSS
D16#
VSS
D19#
D27#
D32#
F
F
NC
A14#
G
G
A9#
A12#
A4#
A3#
A5#
A15# VCCT
VCCT
VSS
H
H
VSS
A8#
VSS
D29# VREF
J
J
A7#
A11# VCCT
VCCT
VSS
VSS
D33#
VSS
D45#
VSS
D41#
VSS
D57#
VSS
D46#
VSS
D53#
VSS
D38#
D35#
D42#
D48#
D37#
NC
K
K
VSS
A6#
VSS
L
L
REQ4# BNR# REQ1# VCCT
VCCT
VSS
M
N
M
N
TESTLO
VSS
VSS
PLL1
API#
VSS
NC
RSP#
VCC
NC
VREF PLL2
VCCT
VSS
P
P
NC
VSS
NC
D49#
D43#
D47#
D52#
D63#
D59#
D58#
D62#
D61#
R
R
REQ0# BPRI# VID4
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VCCT
VSS
D44#
D51#
D40#
D55#
D54#
D60#
D50#
T
T
REQ2# VSS DEFER# RP#
U
U
REQ3# HITM# RS2#
VSS
VCCT
VSS
V
V
RS1#
VSS LOCK# VCCT
W
Y
W
Y
TRDY# AERR# DBSY# VSS
VCCT
VSS
DRDY# VSS
RS0#
TESTLO
AA
AB
AC
AD
AE
AF
AA
AB
AC
AD
AE
AF
VREF
VID0
HIT#
VSS
ADS# VCCT
VCC
VSS
VCC
TDI
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
TDO
VSS
VCC
VSS
VCC
VSS
VCC
NC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCCT
VSS
PWR
AP0#
D56# VREF
GOOD
BCLK
VID1 A20M# VCCT
VCCT DEP3# VSS DEP6#
BCLK#
CLKREF
/
CMOS
REF
VSS
SMI#
NC
VCCT IGNNE# TCK
VCCT
VCCT LINT0 NCTRL PICD1 VCCT PICD0 VCCT BPM 1# BPM 0#
NC
DEP7# DEP1# DEP5#
RTT
IMPEDP
VSS
VID2 VCCT STPCLK# VSS
VSS
NC
VSS
NC
VSS BSEL0 VSS
CMOS
LINT1
VSS
VSS
NC
VCCT
NC
VSS
BP3#
VSS PRDY# VSS DEP0# DEP2# VSS
EDGE
CTRLP
THRMDATHRMDC
VCCT VCCT
VID3 IERR# FLUSH# FERR# TMS DPSLP# VREF BSEL1 TESTHI
TRST#
PREQ# PICCLK VREF BP2# BINIT# DEP4# VSS
VSS
REF
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
VCC
VSS VCCT Other
NOTE: A2 pin is de-populated on Micro-FCPGA package.
56
Datasheet
INTEL [ INTEL ]
