欢迎访问ic37.com |
会员登录 免费注册
发布采购

10M08SCU169I7G 参数 Datasheet PDF下载

10M08SCU169I7G图片预览
型号: 10M08SCU169I7G
PDF下载: 下载PDF文件 查看货源
内容描述: [Field Programmable Gate Array, 8000-Cell, CMOS, PBGA169, 11 X 11 MM, 0.80 MM PITCH, ROHS COMPLIANT, UBGA-169]
分类和应用: 可编程逻辑
文件页数/大小: 68 页 / 976 K
品牌: INTEL [ INTEL ]
 浏览型号10M08SCU169I7G的Datasheet PDF文件第14页浏览型号10M08SCU169I7G的Datasheet PDF文件第15页浏览型号10M08SCU169I7G的Datasheet PDF文件第16页浏览型号10M08SCU169I7G的Datasheet PDF文件第17页浏览型号10M08SCU169I7G的Datasheet PDF文件第19页浏览型号10M08SCU169I7G的Datasheet PDF文件第20页浏览型号10M08SCU169I7G的Datasheet PDF文件第21页浏览型号10M08SCU169I7G的Datasheet PDF文件第22页  
M10-DATASHEET  
2015.05.04  
18  
Single-Ended SSTL, HSTL, and HSUL I/O Standards Signal Specifications  
VCCIO (V)  
(14)  
VREF (V)  
Typ  
VTT (V)  
Typ  
I/O Standard  
Min  
Typ  
Max  
Min  
Max  
Min  
Max  
HSUL-12  
1.14  
1.2  
1.3  
0.49 ×  
VCCIO  
0.5 × VCCIO  
0.51 ×  
VCCIO  
Single-Ended SSTL, HSTL, and HSUL I/O Standards Signal Specifications  
Table 21: Single-Ended SSTL, HSTL, and HSUL I/O Standards Signal Specifications for MAX 10 Devices—Preliminary  
To meet the IOL and IOH specifications, you must set the current strength settings accordingly. For example, to meet the SSTL-15 Class I specification (8  
mA), you should set the current strength settings to 8 mA. Setting at lower current strength may not meet the IOL and IOH specifications in the datasheet.  
VIL(DC) (V)  
VIH(DC) (V)  
VIL(AC) (V)  
VIH(AC) (V)  
VOL (V)  
VOH (V)  
I/O Standard  
IOL (mA)  
IOH (mA)  
Min  
Max  
Min Max  
Min  
Max  
Min Max  
Max  
Min  
SSTL-2  
Class I  
VREF  
0.18  
VREF  
+
+
+
VREF  
0.31  
VREF  
+
+
+
+
+
VTT  
VTT  
+
8.1  
–8.1  
0.18  
0.31  
0.57  
0.57  
SSTL-2  
Class II  
VREF  
0.18  
VREF  
0.18  
VREF  
0.31  
VREF  
0.31  
VTT  
VTT  
+
16.4  
6.7  
13.4  
8
–16.4  
–6.7  
–13.4  
–8  
0.76  
0.76  
SSTL-18  
Class I  
VREF  
VREF  
VREF  
0.25  
VREF  
0.25  
VTT  
VTT +  
0.125  
0.125  
0.475  
0.475  
SSTL-18  
Class II  
VREF  
VREF  
+
VREF  
0.25  
VREF  
0.25  
0.28  
VCCIO  
0.28  
0.125  
0.125  
SSTL-15  
Class I  
VREF  
0.1  
VREF  
0.1  
+
VREF  
VREF  
0.2 ×  
0.8 ×  
0.175  
0.175  
VCCIO  
VCCIO  
SSTL-15  
Class II  
VREF  
0.1  
VREF  
0.1  
+
+
+
VREF  
VREF  
+
0.2 ×  
0.8 ×  
16  
–16  
0.175  
0.175  
VCCIO  
VCCIO  
SSTL-135  
VREF  
0.09  
VREF  
0.09  
VREF  
0.16  
VREF  
+
0.2 ×  
0.8 ×  
0.16  
VCCIO  
VCCIO  
HSTL-18  
Class I  
VREF  
0.1  
VREF  
0.1  
VREF  
0.2  
VREF  
0.2  
+
0.4  
VCCIO  
0.4  
8
–8  
(14)  
VTT of transmitting device must track VREF of the receiving device.  
MAX 10 FPGA Device Datasheet  
Send Feedback  
Altera Corporation  
 复制成功!